关于vivado的fir核系数重载问题，重载系数的阶数能否和建核时导入的滤波器阶数不一致？

是这样的，假如建核时我导入了一个coe文件，滤波器系数是50阶，那我在reload coefficient时，可以重载一组不等于50阶的系数吗？谢谢各位大佬了！

写回答
好问题 0 提建议
追加酬金
关注问题
分享
邀请回答
编辑收藏删除结题
收藏举报

2条回答默认最新

关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
qq_41620003 2019-06-02 22:12
关注
这个问题卡了我半个月了不会系数重载哇网上找不到资料

解决无用
评论打赏
分享
举报

评论

按下Enter换行，Ctrl+Enter发表内容

报告相同问题？

关注问题

VIVADOIP核找不到打不开，找不到解决办法 fpga开发
2021-12-25 15:02

回答 1 已采纳我之前也遇到过这个问题，通过这个解决了，你可以借鉴一下。https://support.xilinx.com/s/question/0D52E00006hpp7v/dputrd%E7%BC%96%E8
vivado 自定义axi4核寄存器问题 fpga开发
2022-05-17 15:53

回答 2 已采纳要学会贴代码别贴图，要贴全。我们回答问题的时候能通过复制粘贴你的代码方便解答你的问题。你第2张小图上有个 for这个for 将 ram 例化了多次，相当于多个8位的并联，没猜错的话应该是for 4 次
vivado pcie ip核工程搭建 fpga开发
2022-05-12 16:52

回答 1 已采纳思路可行，不过myip 模块最好再与pcie之间加个中断信号。myip收到数据后通过中断告诉pcie的主机通过pcie读取数据。我写的一些文章，是关于pcie读写can的，你可以看下，希望能给你有些启
Vivado Fir Ip核动态更改滤波器系数
2020-05-31 18:52

FPGA_Linuxer的博客有时在设计过程中，可能需要不同的滤波效果，如果采样率一样的情况下，我们有两种方式进行...我这里设计了3个99阶的FIR滤波器，我们只需要将系数叠加再一起就行，例如： radix = 16; coefdata = ffa6, 0004, 00ae, 0169
vivado 出现ip 核被锁定（运行upgrade_ip 也无效） fpga开发
2022-05-30 16:46

回答 2 已采纳已解决Open Block Design, 在tcl console输入下面这个命令后回车：set_property LOCK_UPGRADE false [get_bd_cells <IP名
vivado生成的固件逻辑与代码不一致 fpga开发
2022-11-25 13:25

回答 2 已采纳 fpga 在综合后会优化代码，这个优化可能会影响你代码的逻辑，会优化掉你的一些逻辑。在加入ila时，一些原本优化掉的信号或逻辑，由于信号中加入了ila ，这些优化会放弃，加了ila 反而使功能正常了。
使用vivado dds ip核产生10MhZ的sin与cos 波形有错。 fpga开发硬件工程
2022-05-31 12:17

回答 1 已采纳你看下你的激励文件，时钟的频率被你整错了，看波形文件，你整成20ns 50MHz 的时钟了。看你的IP设置是需要100MHz 时钟的。
FIR滤波器系数重载
2021-09-18 20:29

是偶数啊的博客有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学...
关于Vivado程序无法生成比特流问题 fpga开发
2023-03-20 15:17

回答 1 已采纳该回答引用GPTᴼᴾᴱᴺᴬᴵ这个问题可能是由于布线过程中出现了时序限制冲突导致的，具体可以参考以下步骤进行排查：确认设计约束文件（XDC文件）是否正确设置，包括时钟约束、时序约束等。可以尝试重新生成
vivado xDMA(PCIe)核数据传输原理解析（双口ram） fpga开发
2022-05-17 17:02

回答 1 已采纳要学会贴代码别贴图，要贴全，很多你忽略的没贴出来的代码往往是问题的关键。
低版本vivado打开高版本工程，ip核被锁 fpga开发
2021-11-05 15:47

回答 1 已采纳高版本 vivado 能打开低版本的工程是正常的。反过来，就不行。大多数的工具软件这么操作都不行的。如果你非要这么操作，在 IP 不是被加密的状态下，手动在高版本的 vivado 下把该 IP 导出来
Vivado FIR滤波器IP核实现
2020-02-10 17:46

keilzc的博客版权声明：本文为CSDN博主「FPGADesigner」的原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接及本声明。...1.“FPGA数字信号处理（二）并行FIR滤波器Verilog设计” https://blog.csdn.net/fpgade...
PYNQ矩阵乘法IP核不能重复调用 fpga开发
2021-12-19 17:47

回答 2 已采纳 https://blog.csdn.net/qq_42334072/article/details/106769534可以看一下这个链接最后的代码修正，加上了LAST信号，应该可以重复发送
FPGA数字信号处理（五）Vivado FIR IP核实现
2018-06-08 12:04

FPGADesigner的博客本文将在前三篇的基础上，继续介绍在Vivado开发环境下使用Xilinx提供的FIR IP核进行FIR滤波器的设计。 1.“FPGA数字信号处理（二）并行FIR滤波器Verilog设计” ...
Vivado_FIR滤波器输出位宽计算方法
2023-02-24 21:51

怪都督的博客介绍了FIR滤波器的输出位宽计算方法，特别是使用希尔伯特变换时的详细计算方法。
Vivado FIR core修改系数
2016-12-10 18:22

小胖子果果的博客我一开始也是这么理解的，这个让我在读Vivado提供的FIR compiler的文档时犯了极大错误。我有一个module需要在运行的过程根据输入信号来调整系数。我的第一反应就是系数重载。所以，我在看完IP core的基本输入输出...
Vivado 利用FIR滤波器设计低通滤波器
2021-11-26 17:28

ML__LM的博客利用FIR滤波器设计低通滤波器0 系统功能1 FIR IP的参数说明1.2 例化模板2 功能实现2.1 MATLAB实现2.2 FPGA实现2.2.1 程序结构2.2.2 FIR IP的系数生成2.2.3 verilog程序2.2.4 结果 0 系统功能假设输入信号为cos(2*pi...
Xilinx FIR compiler IP 实现可重加载滤波系数的低通滤波器
2022-11-24 20:26

希言自然也的博客 Xilinx FIR compiler IP 实现可重加载滤波系数的低通滤波器
Xilinx FIR IP core滤波器系数的重载方法
2016-12-18 00:06

长弓的坚持的博客 channel 动态输入滤波器组的系数值，然后配合使用config channel 来重载滤波器系数。看到这个标题大部分人都会想到系数重载。我一开始也是这么理解的，这个让我在读Vivado提供的FIR compiler的文档时犯...
没有解决我的问题, 去提问

悬赏问题

¥100 c语言，请帮蒟蒻写一个题的范例作参考
¥15 名为“Product”的列已属于此 DataTable
¥15 安卓adb backup备份应用数据失败
¥15 eclipse运行项目时遇到的问题
¥15 关于#c##的问题：最近需要用CAT工具Trados进行一些开发
¥15 南大pa1 小游戏没有界面，并且报了如下错误，尝试过换显卡驱动，但是好像不行
¥15 没有证书，nginx怎么反向代理到只能接受https的公网网站
¥50 成都蓉城足球俱乐部小程序抢票
¥15 yolov7训练自己的数据集
¥15 esp8266与51单片机连接问题(标签-单片机|关键词-串口)（相关搜索：51单片机|单片机|测试代码）

关于vivado的fir核系数重载问题，重载系数的阶数能否和建核时导入的滤波器阶数不一致？

2条回答 默认 最新

悬赏问题

2条回答默认最新