outputer 2022-03-29 11:45 采纳率: 90%
浏览 1750
已结题

关于RAM地址位宽和数据位宽的问题

刚开始接触RAM的设计,对输入输出数据、地址及位宽的概念与关系的理解有点混乱
part 1
从书中看到Verilog定义一个存储器的语法格式为 reg [ 47 : 0 ] mem [ 0 : 255 ];
问题1:[ 47 : 0 ] 是不是可以理解为每一个地址可以存储一个位宽为48bits的数据?
问题2:[ 0:255 ] 是不是可以理解为一共有256个地址可以用来存储数据?
问题3:请问图片里的描述正确吗?

img


问题4:地址本身也要用一组二进制数来表示,那表示地址本身的二进制数的位宽该如何表示呢?
问题5:地址位宽和数据位宽之间有关联吗?如果二者有关联的话,在设计电路的时候应该注意些什么?

  • 写回答

2条回答 默认 最新

  • 老皮芽子 2022-03-29 11:59
    关注

    reg [ 47 : 0 ] mem [ 0 : 255 ];
    问题1:[ 47 : 0 ] 是不是可以理解为每一个地址可以存储一个位宽为48bits的数据? 回答正确
    问题2:[ 0:255 ] 是不是可以理解为一共有256个地址可以用来存储数据? 回答正确
    问题3:请问图片里的描述正确吗? 图片描述正确

    问题4:地址本身也要用一组二进制数来表示,那表示地址本身的二进制数的位宽该如何表示呢?
    reg [ 47 : 0 ] mem [ 0 : 255 ]; //比如这个,地址深度是 256,地址位宽可以是 8
    reg [7:0] mem_addr;
    reg [47:0] mem_dat;
    assign mem_dat = mem[mem_addr];

    reg [ 21 : 0 ] mem [ 0 : 99 ]; //比如这个,地址深度是 100,地址位宽可以是 7 ,数据宽度是 22
    reg [6:0] mem_addr;
    reg [21:0] mem_dat;
    assign mem_dat = mem[mem_addr];

    问题5:地址位宽和数据位宽之间有关联吗?如果二者有关联的话,在设计电路的时候应该注意些什么?
    没啥关系。(大多数用 2 的指数次方来描述数据位宽和地址位宽,用别的数也不奇怪)

    本回答被题主选为最佳回答 , 对您是否有帮助呢?
    评论
查看更多回答(1条)

报告相同问题?

问题事件

  • 系统已结题 4月6日
  • 已采纳回答 3月29日
  • 创建了问题 3月29日

悬赏问题

  • ¥20 Yolov5训练报错
  • ¥15 Unity发布gzip压缩的webgl之后让浏览器可以正常显示画面
  • ¥15 有没有人知道这种提示怎么关?现在不做ts项目了不知道咋关了,求解,现在我以前的js项目都是这种提示了
  • ¥15 为什么mysql做了碎片化处理data_free还是很高
  • ¥15 single positional indexer is out-of-bounds
  • ¥15 LSTM 模型数据量需要多少?
  • ¥15 mysql数据抓包开发报表
  • ¥15 linux系统下安装office打不开
  • ¥20 rsync脚本分发错误,文件不齐全
  • ¥15 labview顺序结构与时间延时