FPGA的120+普通IO，逻辑为0时（电压为0V），希望输出电平为1.2V，逻辑为1时（电压为1.2V），希望输出电平为2.4V，要怎么设计

FPGA的120+个普通IO，逻辑为0时（电压为0V），希望输出电平为1.2V，逻辑为1时（电压为1.2V），希望输出电平为2.4V，要怎么设计

写回答
好问题 0 提建议
追加酬金
关注问题
分享
邀请回答
编辑收藏删除
收藏举报

1条回答默认最新

关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
老皮芽子 2022-09-15 15:37
关注
以 XILINX FPGA举例
FPGA 管脚若干个 BANK 组成
每个BANK内的管脚的电压必须是一样的。
不同BANK的管脚的电压可以不一样。
比如 XC7A100T 芯片的管脚供电图如下。
BANK34 的管脚是 1.5V
你可以将 1.2V 的管脚放在 BANK16上，2.5V 的管脚放在 BANK15上
按下图照葫芦画瓢， VCCO_15 接2.5V,VCCO_16接1.2V

本回答被题主选为最佳回答 , 对您是否有帮助呢?

解决无用
评论打赏
分享
举报

评论

按下Enter换行，Ctrl+Enter发表内容

报告相同问题？

关注问题

FPGA的120+普通IO，逻辑为0时（电压为0V），希望输出电平为1.2V，逻辑为1时（电压为1.2V），希望输出电平为2.4V，要怎么设计硬件工程
2022-09-15 15:17

回答 1 已采纳以 XILINX FPGA举例FPGA 管脚若干个 BANK 组成每个BANK内的管脚的电压必须是一样的。不同BANK的管脚的电压可以不一样。比如 XC7A100T 芯片的管脚供电图如下。BANK34
关于#stm32#的问题：当使用SPI时主机为STM32，从机为FPGA fpga开发 stm32
2022-11-03 14:24

回答 2 已采纳这需要找这个产品的 FPGA 的工程师确认
如何让方波信号周期为1.2秒 fpga开发
2022-12-30 19:17

回答 1 已采纳望采纳！！点击该回答右侧的“采纳”按钮即可采纳！要将信号倍频 12 倍，可以使用 74LS192 芯片中的十进制计数器。该芯片有 4 个计数器，每个计数器都可以从 0 开始计数，并在计数到 9 时重新
逻辑电平0和1的世界
2019-10-08 14:37

张巧龙的博客关注、星标公众号，不错过精彩内容我们生活在模拟信号的世界中，但在数字电子设备中，只有两种状态：开或关。使用这两种状态，设备可以编码，传输和控制大量数据。从广义上讲，逻辑电...
做fpga开发，使用verilog语言开发为什么还要进行仿真呢？ fpga开发
2022-11-24 11:42

回答 1 已采纳仿真是帮你了解发现代码中的错误一些简单的代码可能不需要仿真当一个稍微复杂一点的代码，在写代码的过程中不出错是小概率事件，出错是正常的。我们在进行仿真时能查看我们代码中的所有信号的变化。这对我们找BUG
FPGA vga显示字符整体成镜像是为什么呀 fpga开发嵌入式硬件
2021-11-23 19:38

回答 1 已采纳从你的代码上看，显示的 char 低位在左面，高位在右边。应该是反了。191 行代码改成 if(char[vcnt-location_y][80+location_x-hcnt])
FPGA正弦波转换为方波 fpga开发
2022-03-26 16:35

回答 1 已采纳正弦波是有符号数，需要按有符号数去定义比如：这样就能通过数据是否大于 0 来做方波了。 wire signed [15:0] sin_out_0; always@(posedge sys_clk)
数字电路信号逻辑电平标准详解
2019-05-03 21:00

亦可西的博客最基本的单端信号逻辑电平为CMOS、TTL，在此基础上随着电压摆幅的降低，出现LVCMOS、LVTTL等逻辑电平，随着信号速率的提升又出现ECL、PECL、LVPECL、LVDS、CML等差分信号逻辑电平。而什么是逻辑电平呢，个人的...
fpga串口发送的数据为什么仿真正确，串口调试工具上却不断的显示00？？ fpga开发前端硬件工程
2022-06-07 20:27

回答 2 已采纳手机看代码费劲。仿真图细节看不到，串口发送数据的波形看不到。发送代码中96/102这两行代码 Tx_done <= 1'b0;去掉，不允许多处赋值。别的代码有什么问题看不出来。明天在电脑上看看吧
为什么初始值iL(0_)=0？为啥iL(0+)=ic(0+)? fpga开发硬件工程驱动开发
2022-10-19 15:06

回答 1 已采纳 1：0- 这个时候电路是稳定的，电容充满了电，电容上的电流就为0，电容电感支路上的电流 iL(0_) = 02：0+ 时这个时候开关打开瞬间，电容开始放电，电路上只有《 R C L》3个原件串联，所有
XILINX7系列FPGA芯片的SRCC和MRCC引脚可以用作普通的用户IO口吗？ fpga开发嵌入式硬件硬件工程
2022-03-01 10:09

回答 1 已采纳可以的
基于 RK3399+fpga 的 VME 总线控制器设计(二）硬件和FPGA逻辑设计
2023-07-05 09:16

深圳信迈科技DSP+ARM+FPGA的博客作为一个嵌入式控制器板卡，要实现与其他功能板卡的通信还需要借助于计。...逻辑与驱动电路的配合来实现，在。最小系统各个部分的电路设计。的系统时钟输入，将此时钟接到。模式下，程序保存在外部的。
FPGA2.5V对地短路，什么原因引起？ fpga开发硬件工程
2023-03-18 22:01

回答 1 已采纳参考GPT和自己的思路：这种情况可能是由于FPGA内部器件短路或者过热引起的。在下载程序时出现的问题可能导致FPGA内部芯片短路或者过热。另外，FPGA与其他电路板之间的电路连接也可能引起2.5V对
Xilinx FPGA I/O电平标准简介
2021-04-28 10:35

Coca_tian的博客 LVTTL电平标准即低电压三极管-三极管逻辑电平标准是EIA/JESDSA的一种通用的3.3V电平标准，该标准的输入输出供电电压（VCCO）为3.3V，不需要参考电压（VREF）和终端电压（VTT）。LVTTL电平标准终端连接示意图如下所示...
Xilinx 7系列FPGA 高性能（HP）接口与2.5V/3.3V 外设IO接口设计考虑
2024-04-18 17:34

FPGA技术实战的博客 Xilinx 7系列FPGA IO Bank分为HP Bank和HR Bank，HP IO接口电压范围为1.2V~1.8V，可以实现高性能，HR IO接口电压范围为1.2V~3.3V。当HR Bank与2.5V或者3.3V外设互联时，需要考虑接口电平的兼容性。根据性能需求、...
没有解决我的问题, 去提问

问题事件

关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
系统已结题 9月30日
关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
已采纳回答 9月22日
关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
修改了问题 9月15日
关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
创建了问题 9月15日

悬赏问题

¥15 有了解d3和topogram.js库的吗？有偿请教
¥100 任意维数的K均值聚类
¥15 stamps做sbas-insar，时序沉降图怎么画
¥15 unity第一人称射击小游戏，有demo，在原脚本的基础上进行修改以达到要求
¥15 买了个传感器，根据商家发的代码和步骤使用但是代码报错了不会改，有没有人可以看看
¥15 关于#Java#的问题，如何解决？
¥15 加热介质是液体，换热器壳侧导热系数和总的导热系数怎么算
¥100 嵌入式系统基于PIC16F882和热敏电阻的数字温度计
¥15 cmd cl 0x000007b
¥20 BAPI_PR_CHANGE how to add account assignment information for service line

FPGA的120+普通IO，逻辑为0时（电压为0V），希望输出电平为1.2V，逻辑为1时（电压为1.2V），希望输出电平为2.4V，要怎么设计

1条回答 默认 最新

问题事件

悬赏问题

1条回答默认最新