为什么传入pll的时钟要是独立的，不能和其他模块共同使用？
1条回答 默认 最新
老皮芽子 2022-12-04 15:55关注没这说法吧
多数的pll时钟不需要独立，可以共用
一些个别的芯片的个别的模块是不能共用的，比如xilinx 7系列的serdes部分的时钟是专用的脚，不能共用。解决 无用评论 打赏举报
分享
- 2021-10-08 07:22回答 2 已采纳 我想我找到答案了。因为这个项目的代码是基于stmicro所提供的例子来写的。他们原来是把gpio的速度设为low，我把速度改为high，看来就工作了。
- 2023-02-24 15:36回答 1 已采纳 如果要将外部弦波信号导入FPGA的IP核中，可以参考以下的步骤进行设计： 使用I/O端口将外部信号输入FPGA。 使用FPGA的内部PLL锁相环将外部信号转换为FPGA可识别的信号，例如PWM讯号。
- 2021-06-18 17:46回答 3 已采纳 这个是用cubeMX工具配置的吗？开启看门狗了吗？是不是中断配置的有问题，进入中断了。
- 2021-01-20 00:54锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。 一个典型的锁相环（PLL）系统，是由鉴相...
- 2023-01-30 10:49回答 2 已采纳 给你找了一篇非常好的博客，你可以看看是否有帮助，链接：【成功解决】stm32 的bootloader程序设计
- 2021-12-28 14:02回答 2 已采纳 DMA同一个通道肯定是不能同时使用的，从程序编写上来说，多个DMA外设就需要初始化多次，那么后面的初始化代码必定会覆盖前面的配置。另一方面从芯片内部的架构来说，DMA同一时刻只能有一个请求在执行，所以
- 2021-09-08 20:16回答 4 已采纳 TX和Rx有没有接对,驱动装了吗,烧到FLASH里时程序保存了吗,试一下复位
- 2022-07-11 15:28在实际应用中，PLL锁相环电路有许多应用场景，如无线通信中的频率合成、数字信号处理中的相位同步、时钟恢复和数据恢复等。通过Proteus的电路仿真，工程师可以方便地进行设计优化，减少实际硬件实验的时间和成本。 ...
- 2022-10-11 20:49回答 1 已采纳 首先需要确定 UART4 对应的 GPIO 口是否定义错误，或是否开启复用模式复用为 USART 的引脚。确定 USB TTL 转串口工具是否损坏，可以将 USB TTL 转串口工具 RX 与 TX
- 2022-10-06 15:23回答 1 已采纳 检查一下tm4c那边的rx脚是不是配成输出了
- 2022-07-04 22:10回答 1 已采纳 有没有日志可以发给我看看
- 2024-04-25 09:42基于CYCLONE2 (EP2C8Q) FPGA 设计锁相环设置时钟Verilog源码Quartus工程文件 module PLL_TEST ( //Input ports. SYSCLK_IN, RST_B, //Output ports. LED_DATA ); //===================================...
- 2022-12-10 12:29回答 1 已采纳 望采纳 问题1 #include <stdio.h> #include <stdlib.h> void find(int all, int x, int size, int
- 2020-07-25 22:59### 单片机超频之PLL锁相环设置详解 #### 一、锁相环（PLL）概述 锁相环（Phase-Locked Loop，简称PLL）是一种常用的时钟信号处理技术，广泛应用于通信、计算机等领域。对于单片机而言，锁相环的主要作用在于提升...
- 2022-09-21 07:11PLL，即Phase-Locked Loop（锁相环），是数字电子技术中的一个重要概念，尤其在FPGA（Field-Programmable Gate Array）设计中扮演着关键角色。锁相环主要用于频率合成，即通过调整一个可变频率源（如压控振荡器VCO）...
- 2021-09-10 09:31EP4CE22F17C8 CYCLONE4E FPGA PLL锁相环时钟分频+LED闪灯实验Verilog源码Quartus13.1工程文件 //LED闪烁逻辑产生模块 module led_controller( clk,rst_n, led ); //时钟和复位接口 input clk; //25MHz...
- 2022-09-19 23:00PLLSCR配置则是对PLL锁相环的参数进行设定，以优化其性能和功能。 PLL的工作原理主要包括三个主要部分：鉴相器（Phase Detector）、低通滤波器（Low-Pass Filter）和电压控制振荡器（Voltage-Controlled Oscillator...
- 2022-09-22 21:48PLL锁相环主要由以下几个关键组件构成： 1. **参考源（Reference Oscillator）**：提供稳定的参考频率，这是锁相环工作的基准。 2. **分频器（Divider）**：通常称为分频因子N，用于将参考频率降低到与振荡器可...
- 2021-08-03 00:00标题中的“HAL库配置 ADF4351 pll锁相环”指的是在STM32微控制器上使用HAL（Hardware Abstraction Layer，硬件抽象层）库来设置和操作ADF4351 PLL（Phase-Locked Loop，锁相环）芯片。ADF4351是一款高性能的频率合成...
- 没有解决我的问题, 去提问
问题事件
创建了问题
12月4日
悬赏问题
- ¥15 数据库原理及应用上机练习题
- ¥30 征集Python提取PDF文字属性的代码
- ¥15 如何联系真正的开发者而非公司
- ¥15 有偿求苍穹外卖环境配置
- ¥15 代码在keil5里变成了这样怎么办啊，文件图像也变了，
- ¥20 Ue4.26打包win64bit报错，如何解决？(语言-c++)
- ¥15 clousx6整点报时指令怎么写
- ¥30 远程帮我安装软件及库文件
- ¥15 关于#自动化#的问题：如何通过电脑控制多相机同步拍照或摄影（相机或者摄影模组数量大于60），并将所有采集的照片或视频以一定编码规则存放至规定电脑文件夹内
- ¥20 深信服vpn-2050这台设备如何配置才能成功联网？