Fanzz123 2023-03-10 15:57 采纳率: 100%
浏览 12
已结题

FPGA使用弱上拉波形改善不够理想，如何进一步改善

硬件电路输出端没有外加上拉电阻，现在只能通过FPGA上拉解决，波行有改善，但不够理想。请问各位还有什么高招

  • 写回答

1条回答 默认 最新

  • 少林and叔叔 2023-03-10 16:15
    关注

    FPGA的弱上拉电流非常小的。
    要想改善波形，还得外部飞线加上拉电阻。
    具体飞线可以检查该信号是否经过电阻、较大引脚芯片。

    本回答被题主选为最佳回答 , 对您是否有帮助呢?
    评论

报告相同问题？

  • 做fpga开发，使用verilog语言开发为什么还要进行仿真呢？ fpga开发
    2022-11-24 11:42
    回答 1 已采纳 仿真是帮你了解发现代码中的错误一些简单的代码可能不需要仿真当一个稍微复杂一点的代码，在写代码的过程中不出错是小概率事件，出错是正常的。我们在进行仿真时能查看我们代码中的所有信号的变化。这对我们找BUG
  • 使用vivado dds ip核产生10MhZ的sin与cos 波形有错。 fpga开发 硬件工程
    2022-05-31 12:17
    回答 1 已采纳 你看下你的激励文件，时钟的频率被你整错了，看波形文件，你整成20ns 50MHz 的时钟了。看你的IP设置是需要100MHz 时钟的。
  • 使用FPGA写的32位SDRAM控制器错了1bit fpga开发 嵌入式硬件 驱动开发
    2021-10-22 11:39
    回答 2 已采纳 要先排除硬件可能的错误，比如 DVI 转换芯片与FPGA 接线、焊接是否有问题。在排除硬件的原因外，单纯 Verilog 程序的问题的话，需要注意几点。1：DVI 接收的时钟和 SDRAM 的时钟肯定
  • 基于FPGA的无线传感网络信道波形整形滤波器
    2020-08-31 08:48
    鉴于模拟滤波器在设计灵活性、数据通信的并行处理和速度支持方面存在限制，FPGA（现场可编程门阵列）技术应运而生，以其可编程性和并行处理优势成为实现波形整形滤波器的理想选择。 FPGA是一种可以通过编程自定义...
  • fpga串口发送的数据为什么仿真正确，串口调试工具上却不断的显示00？？ fpga开发 前端 硬件工程
    2022-06-07 20:27
    回答 2 已采纳 手机看代码费劲。仿真图细节看不到，串口发送数据的波形看不到。发送代码中96/102这两行代码 Tx_done <= 1'b0;去掉，不允许多处赋值。别的代码有什么问题看不出来。明天在电脑上看看吧
  • fpga学习使用quarter ii 计划使用LMP模块时 fpga开发
    2023-03-30 11:22
    回答 1 已采纳 该回答通过自己思路及引用到GPTᴼᴾᴱᴺᴬᴵ搜索,得到内容具体如下： 在Quartus II软件中，你可以通过更改编辑器的字体大小来解决字体太小的问题。具体操作如下： 1、打开Quartus II软
  • FPGA2.5V对地短路，什么原因引起？ fpga开发 硬件工程
    2023-03-18 22:01
    回答 1 已采纳 参考GPT和自己的思路： 这种情况可能是由于FPGA内部器件短路或者过热引起的。在下载程序时出现的问题可能导致FPGA内部芯片短路或者过热。另外，FPGA与其他电路板之间的电路连接也可能引起2.5V对
  • 基于FPGA的光电编码器电路抗干扰设计.pdf
    2021-07-13 16:22
    从硬件开发的角度来看，本研究为工程师提供了一套可复用的设计思路和解决方案，特别适用于需要高精度和高稳定性的应用领域。在实际应用中，通过调整分频模块的带宽选择以及通过逻辑运算的滤波模块的延时级数，可以...
  • FPGA开发板的晶振型号问题 fpga开发 嵌入式硬件 硬件工程
    2022-09-19 12:45
    回答 1 已采纳 可能是 SMD3225有源晶振，你可以核对一下尺寸 想要高精度的可以买同样封装 3225 的温补晶振 50.0000MHz温度补偿晶体振荡器在淘宝上就能买到
  • 用fpga实现anc（fxlms算法）的理解 fpga开发 硬件工程
    2023-02-03 09:45
    回答 1 已采纳 保证实时噪声控制的关键在于保证抵消信号的计算和音频采样点的同步性。1.通过采用多线程技术，在FPGA内部同时进行音频采样和抵消信号计算，从而保证同步性。2.通过使用缓存，将抵消信号和音频采样分别存储在
  • 使用NCO ip核生成波形怎么有跳变，百思不得其解 fpga开发
    2021-10-04 22:33
    回答 3 已采纳 真正的原因还是有符号数和无符号数没整对。比如仿真的正弦波，8位有符号数在0点附近，-1，0这2个数据间隔只相差1。换成8位无符号数这2个数就是 255，0，这2个数间隔就成255了。画成仿真波形，平滑
  • 基于FPGA的步进电机步距角的细分设计.pdf
    2021-07-13 15:16
    利用FPGA强大的硬件逻辑电路和高速并行处理数字信号的能力，系统能够生成近似连续的PWM波形，从而大幅提高控制精度和性能。 在步进电机的工作原理中，电机转子通常由软磁或硬磁材料构成，定子则是由绕组绕制而成。...
  • 一种基于FPGA的白噪声发生器的设计与实现.pdf
    2021-07-13 10:18
    FPGA（现场可编程门阵列）作为一种可以在硬件层面上进行编程的集成电路，具有高性能、低功耗、灵活可编程等优点，在数字信号处理领域得到了广泛应用。本文介绍的基于FPGA的白噪声发生器设计，结合了直接数字合成...
  • 根升余弦脉冲成形滤波器FPGA实现.pdf
    2021-07-13 16:11
    但是，当数据的字宽较大时，由于需要更多的移位迭代，这种方法在高速处理上的效果就不再理想。因此，对于高速成形滤波器的设计，需要考虑更高效的实现策略。 在文中，作者通过采用多相结构与改进的DA算法相结合的...
  • 数字多道中梯形成形算法的FPGA实现.pdf
    2021-07-13 13:45
    最终，在实际硬件上部署并验证算法的有效性，可以进一步加深对数字多道脉冲幅度分析器设计的理解。在实现过程中，还需要考虑到算法的实时性、准确性和稳定性，确保在实际应用中的可靠性和实用性。
  • 没有解决我的问题, 去提问

问题事件

  • 系统已结题 3月19日
  • 已采纳回答 3月11日
  • 修改了问题 3月10日
  • 修改了问题 3月10日
  • 展开全部

悬赏问题

  • ¥15 lvgl v8.2定时器提前到来
  • ¥15 qtcp 发送数据时偶尔会遇到发送数据失败？用的MSVC编译器(标签-qt|关键词-tcp)
  • ¥15 cam_lidar_calibration报错
  • ¥15 拓扑学，凸集，紧集。。
  • ¥15 如何扩大AIS数据容量
  • ¥15 单纯型python实现编译报错
  • ¥15 c++2013读写oracle
  • ¥15 c++ gmssl sm2验签demo
  • ¥15 关于模的完全剩余系(关键词-数学方法)
  • ¥15 有没有人懂这个博图程序怎么写，还要跟SFB连接，真的不会，求帮助