可笑的南风 2023-07-20 17:29 采纳率: 0%
浏览 21

Xilinx的Vivado连接不到板卡 是烧写器的问题还是飞线的问题

板卡和烧写器都是新的，驱动也重装过，烧写器换了好几个，都是一样的报错

img

img

img

  • 写回答

1条回答 默认 最新

  • 少林and叔叔 2023-07-20 22:49
    关注

    仿真器应该不是在设备管理器的串口这里看的，如果设备管理器里面没找到仿真器，肯定是仿真器的问题！

    评论

报告相同问题？

  • vivado由于launcher time out问题无法打开 fpga开发
    2023-02-13 14:04
    回答 2 已采纳 "Launcher time out" 错误通常意味着 Vivado 应用程序在启动过程中超时，无法正常加载。这可能是由于以下几个原因造成的：1、系统资源不足：如果系统内存或处理器不足，则可能无法启动
  • VIVADOIP核找不到打不开，找不到解决办法 fpga开发
    2021-12-25 15:02
    回答 1 已采纳 我之前也遇到过这个问题，通过这个解决了，你可以借鉴一下。https://support.xilinx.com/s/question/0D52E00006hpp7v/dputrd%E7%BC%96%E8
  • vivado版本问题 fpga开发 windows
    2022-04-08 22:43
    回答 2 已采纳 建议提供一下你每一步执行以及返回结果的截图,还有报错信息 最后一张图直接翻译 当前的精化设置允许您使用精化的netlist执行I／o规划和约束相关的工作，但是这些设置减慢了netlist精化的速度
  • xilinx vivado srio license （各版本亲测可用，可长时间测试)
    2019-08-21 21:54
    Xilinx Vivado是一款高度集成的设计环境，用于开发基于Xilinx FPGA（现场可编程门阵列）和SoC（系统级芯片）的硬件、软件和固件应用。在本主题中，我们将聚焦于“Xilinx Vivado SRIO（Serial RapidIO）License”，这...
  • Vivado时序约束问题 fpga开发
    2022-06-23 12:16
    回答 1 已采纳 你的约束生效了，没有问题。你最后贴的图中没有 clk_10M_clk_wiz_0 to clk_5M_clk_wiz_0 这一条就说明你的约束生效了。
  • 关于Vivado程序无法生成比特流问题 fpga开发
    2023-03-20 15:17
    回答 1 已采纳 该回答引用GPTᴼᴾᴱᴺᴬᴵ这个问题可能是由于布线过程中出现了时序限制冲突导致的，具体可以参考以下步骤进行排查： 确认设计约束文件（XDC文件）是否正确设置，包括时钟约束、时序约束等。可以尝试重新生成
  • VIVADO FFT中输入数据正负号问题 fpga开发
    2022-03-29 16:58
    回答 1 已采纳 这个 IP 我没用过，也没研究过看你的说明 [47：24]为虚部，[23:0]为实部用法：数据赋给[23：0]，而高位则直接赋了24位0感觉没问题，你送的数据有正数、负数是有符号数，这样做没问题。FF
  • 最全的xilinx vivado ip核license
    2018-04-23 22:30
    在电子设计自动化（EDA）领域，Xilinx Vivado是一款强大的集成开发环境，主要用于设计和实现基于Xilinx FPGA（现场可编程门阵列）和SoC（系统级芯片）的项目。IP核（Intellectual Property Core）是预先设计好的功能...
  • vivado的lic问题 fpga开发
    2022-04-15 20:13
    回答 1 已采纳 有的lic是和电脑的mac地址绑定的，别人能用你就不能用了。你可以自己申请一个，也可以在网上下载一个不绑定的
  • vivado2018在implementatian报错为黑匣子问题 fpga开发
    2022-10-16 18:32
    回答 1 已采纳 filter_333这个模块vivado没找到，所以不知道具体怎么做Place&Route。之前我遇到过这种情况是只定义了端口，没有具体实现，所以就被当做black box。把这个模块的网表加上就成功
  • vivado 自定义axi4核寄存器问题 fpga开发
    2022-05-17 15:53
    回答 2 已采纳 要学会贴代码别贴图，要贴全。我们回答问题的时候能通过复制粘贴你的代码方便解答你的问题。你第2张小图上有个 for这个for 将 ram 例化了多次，相当于多个8位的并联，没猜错的话应该是for 4 次
  • VIVADO 2021.2版本安装包及相关安装验证教程 百度网盘Xilinx_Unified_2021.2_1021_0703
    2022-09-21 19:58
    vivado2021.2 包含相关安装文件+安装验证文件，是百度网盘链接。 全部文件大小大概在72G左右，下载前请确保电脑内有相应大小的空间。 另附一份安装教程，可根据安装教程进行相应的安装。 本安装包仅供个人学习研究...
  • 安装vivado2019.1时一直报错There is no valid Xilinx installation that this Update can be applied to”。 fpga开发 嵌入式硬件 硬件工程
    2022-07-31 01:46
    回答 1 已采纳 下载的是更新包，如果设备没有预装vivado的情况下就会出现这种问题；可以下载完整版本https://china.xilinx.com/support/download.html
  • Xilinx_Vivado_SDK_2019.1下载链接.txt
    2020-03-04 16:50
    该版本中支持以下生产器件： 航天级 Kintex UltraScale：- XQRKU060 XA Kintex-7：- XA7K160T Virtex UltraScale+ HBM (-3)：- XCVU31P、XCVU33P、XCVU35P、XCVU37P
  • vivado-boards-master.zip_Xilinx ZYNQ _similarerq_vivado_vivado
    2022-09-23 04:01
    BSP是Vivado为了简化开发流程，预先配置好的硬件平台支持包，它包含了特定硬件板卡的配置信息，如GPIO、中断控制器、时钟管理等。对于未在Vivado默认库中存在的板卡，我们需要创建自定义的BSP。 在描述中提到的...
  • Vivado2014.2下载程序时连接不上板卡，但又不是驱动的问题
    2018-08-17 09:54
    zxczyx的博客 在用Vivado给板卡下载程序的时候，总是扫描不到设备，下载线明明是好的，USB驱动安装也正常。用SDK下载时，同样也是扫描不到设备，如果直接点击下载，软件会提示Can not connect to hw_server url TCP:localhost:...
  • Vivado无法连接hardware的问题（localhost(0)/auto connect失败）
    2022-02-18 13:08
    Linagee的博客 购买了XILINX ARTIX-7系列的fpga开发板，在vivado上写完代码跑完仿真后进行板级验证，但是在hardware management里中选择auto connect后无法连接到板子。 解决方法： 检查物理连接，保持板子接电且上电了。在建立...
  • Vivado使用auto connect无法连接板卡
    2022-05-02 18:06
    KZJ的上升沿的博客 这里写自定义目录标题原因解决方法 原因 可能是vivado没把Jtag驱动装上或者被不小心卸载掉了 解决方法 JTAG驱动在Vivado安装目录D:\Xilinx\Vivado\2015.4\data\xicom\cable_drivers\nt64\digilent 双击install_...
  • xilinx,vivado,2018,license
    2018-05-30 22:31
    xilinx,vivado,2018,license
  • 没有解决我的问题, 去提问

问题事件

  • 创建了问题 7月20日

悬赏问题

  • ¥30 不会，学习，有偿解答
  • ¥15 SQL查询语句报错（检查）
  • ¥15 此表中公式应该怎么写
  • ¥15 求HI-TECH PICC 9.50 PL3安装包
  • ¥15 下载ctorch报错，求解
  • ¥15 如何入门学习c语言，单片机
  • ¥15 idea 编辑语言的选择
  • ¥15 Windows下部署Asmjit
  • ¥15 请问双层规划模型的上下层目标函数不一致，是如何保证迭代收敛性的
  • ¥30 微信小程序 前端页面内容搜索