老师布置的任务，要求用加法器和D触发器构成延时链实现TDC电路，不能用Verilog语言直接编写，要用FPGAeditor手动布线，求
FPGAeditor的详细教程，谢谢了！
求助帖！ISE软件的FPGA editor怎么用？
- 写回答
- 好问题 0 提建议
- 追加酬金
- 关注问题
分享- 邀请回答
-
1条回答
- 2018-11-26 10:41回答 1 已采纳 https://download.csdn.net/download/u010651546/9682065 https://download.csdn.net/download/fcc2008/10
- 2022-04-09 18:17回答 1 已采纳 模块端口语法错误把21行左括号右边的全删掉，要留下左括号把24行的逗号换成右括号
- 2020-06-19 12:22回答 1 已采纳 IF(ENABLED = '1') THEN--初始化 FINISHED --ADD Y --SUB int_Y := int_A - int_B; if(int_Y = 0) the
- 2020-08-13 03:29Xilinx作为当界上最大的FPGA/CPLD生产商之一，长期以来一直推动着FPGA/CPLD技术的发展。其开发的软件也不断升级换代，由早期的Foundation系列逐步发展到目前的ISE9.x系列。
- 2021-07-05 14:30回答 3 已采纳 app_rdy 为低，一般是当前地址写 FIFO 失败。恒定保持 0 状态就不对了。这需要查看 init_calib_complete 这个信号，正常上电时 init_calib_complete
- 2023-02-06 09:59回答 1 已采纳 该回答引用ChatGPT请参考下面的解决方案，如果有帮助，还请点击 “采纳” 感谢支持！ 这个代码似乎有些问题： 1 变量i和j的循环终止条件写错了，应该是i<6, j<8； 2 变量j的
- 2019-11-20 19:10回答 2 已采纳 FIR滤波器如果IP核设置和外面设置的数据位数对不上，输出会是红线。 FIR是最初级的数字滤波器，方波进自然方波出，至于最后输出不对，应该是滤波器系数设置的问题。
- 2021-01-19 23:14本文说明如何应用计算机辅助设计(CAD)技术，如Xilinx ISE(集成软件环境)9.2i版本软件使功能有效降低。 CMOS电路中的功耗由静态(漏电)功耗和动态功耗两部分组成。动态功耗是由电路信号 上的瞬变所致，由下式决定：
- 2022-06-14 15:11回答 1 已采纳 这个问题需要调试，很多时候不是代码问题
- 2014-01-30 13:14回答 5 已采纳 Try using preg_match if (preg_match("/men/i", $class)) { echo "A match was found."; } else {
- 2018-10-29 13:28回答 1 已采纳 https://blog.csdn.net/fastkeeper/article/details/39083995
- 2022-11-02 18:54。。。
- 2018-11-16 19:11回答 1 已采纳 You are looking for a type switch: package main import ( "fmt" ) type X struct { i int
- 2022-11-02 18:54。。。
- 2022-06-30 04:41。。。
- 2022-06-30 04:41。。。
- 2022-09-22 20:43fpga的入门教程。。很适合新手学习。基于ISE
- 2022-11-02 18:53。。。
- 2022-11-02 18:53。。。
- 2020-08-13 03:31继续前面的内容，这一讲我们主要介绍FPGA设计开发软件ISE使用技巧之：ISE软件的设计流程
- 没有解决我的问题, 去提问
悬赏问题
- ¥15 素材场景中光线烘焙后灯光失效
- ¥15 请教一下各位，为什么我这个没有实现模拟点击
- ¥15 执行 virtuoso 命令后，界面没有，cadence 启动不起来
- ¥50 comfyui下连接animatediff节点生成视频质量非常差的原因
- ¥20 有关区间dp的问题求解
- ¥15 多电路系统共用电源的串扰问题
- ¥15 slam rangenet++配置
- ¥15 有没有研究水声通信方面的帮我改俩matlab代码
- ¥15 ubuntu子系统密码忘记
- ¥15 保护模式-系统加载-段寄存器