1条回答 默认 最新
- 2021-10-26 16:53回答 1 已采纳 很久没用 quartus 了，看你的问题应该是 top 顶层没有设置正确，应该把原理图这层设置成 top
- 2022-01-22 18:26回答 1 已采纳 知道了。这里的报错是指的是仿真时的do文件，而不是代码本身。在改上一个error时，把do文件里第5行代码删了，所以出现了该报错。并不是要删整行，是只需要删-novopt
- 2022-11-13 19:25回答 1 已采纳 已解决。在编辑ip核最开始的部分，选择成了VHDL导致问题发生
- 2021-10-27 20:19清水一个僧的博客 在quartus中配置仿真软件： 将下载的仿真软件路径添加到location of executable中即可。 在设计FPGA时，要求我们有仿真的波形图，所以我们需要进行波形仿真，下面就介绍一下波形仿真如何进行。 第一步：在...
- 2022-04-27 14:06回答 2 已采纳 没有你这个版本的软件，试试assignments--setting，这个页面有没有。仿真基本都是用modelsim，很少有人用自带仿真器
- 2023-03-09 10:53回答 6 已采纳 该回答引用GPTᴼᴾᴱᴺᴬᴵ以下是基于 VHDL 语言实现八路彩灯的仿真代码： library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGI
- 2022-08-08 15:25回答 1 已采纳 俺自己解决啦！是在路径后面加上一个/就可以了
- 2021-04-02 21:26浮空花园的博客 目录 一、实验准备 二、什么是D触发器 三、Quartus-II设计D触发器 1、创建工程 2、创建波形文件 3、编译原理图文件 4、创建 VWF 文件 5、波形仿真 四、Quartus-II调用D触发器 1、创建工程 2、创建波形文件 3、编译...
- 2019-11-14 23:58回答 1 已采纳 首先，不建议你这样在一个文件里写两个module，最好写两个文件，一个文件一个module，然后在顶层模块里例化;其次，时序电路里不要用阻塞赋值！
- 2023-03-10 01:19回答 5 已采纳 该回答引用GPTᴼᴾᴱᴺᴬᴵ以下是一个基于Verilog HDL语言实现八路彩灯的仿真，并使用了module模块的例子： module ColorLightController( input
- 2015-04-02 12:20回答 3 已采纳 这个问题我已经解决了，https://www.altera.com/support/support-resources/knowledge-base/solutions/rd01272015_37.h
- 2021-03-30 20:46管它的的博客 目录一、 实验目的：在 Quartus-II 中自己用门电路设计一个D触发器，并进行仿真，时序波形验证。 实验环境：Quartus-II安装 参考资料：使用 一、
- 2023-04-13 23:58回答 5 已采纳 引用new bing部分回答作答：以下是满足上述功能的Verilog代码示例： module phone_display( input wire clk, //时钟信号
- 2022-11-13 00:31@aln的博客 【FPGA实训第一周】---Quartus入门
- 2021-11-05 21:34匿名User的博客 实验目的 熟悉 Quartus II 开发环境，掌握原理图输入方式、文本输入方式和波形仿真；...仿真成功后，生成半加器图形符号以供后续程序调用。 任务二：在 Quartus II 中用原理图方式实现全加器，并用 Qua
- 2022-03-12 20:56WOOZI9600L²的博客 目录一、软件准备二、认识D触发器三、创建D触发器原理图并仿真1.创建工程2.新建原理图文件3.编译4.仿真波形图四、调用D触发器并仿真1.创建工程2.新建原理图文件3.编译4.仿真波形图五、用Verilog语言实现D触发器及时...
- 2020-06-27 13:40阿，葱来了-C is coming的博客 关于quartus软件二路选择器的使用 写这篇文章的原因 事情是这样的：前不久在做计算机组成原理的课设，中途遇到了二路选择器的使用的问题，在画电路图的过程中又不敢确定，然后我在百度知道上进行了提问，过了两天也...
- 2022-03-11 14:48J-JMF的博客 Quartus-II的初次使用前言一、自己用门电路设计一个D触发器，并进行仿真，时序波形验证1、工程创建2、描绘电路图二、使用步骤1.引入库2.读入数据总结 前言 Quartus-II的安装教程点击此处 Modelsim的安装教程点击此处...
- 2021-10-25 19:36小健丢了flag的博客 包含源程序代码、编译结果、功能仿真波形结果） 4.1时分动态显示位码产生程序：编写一个2—4译码器，要求输出高电平有效。 源程序代码： module dec_wei ( input [1:0]A, output reg [3:0]W ); always @(A) W(A); ...
- 2022-11-13 18:39啥也没学懂的博客 Quartus实现D触发器
- 没有解决我的问题, 去提问
问题事件
创建了问题
7月20日
悬赏问题
- ¥15 poi合并多个word成一个新word,原word中横版没了.
- ¥15 【火车头采集器】搜狐娱乐这种列表页网址，怎么采集？
- ¥15 求MCSCANX 帮助
- ¥15 机器学习训练相关模型
- ¥15 Todesk 远程写代码 anaconda jupyter python3
- ¥15 我的R语言提示去除连锁不平衡时clump_data报错，图片以下所示，卡了好几天了，苦恼不知道如何解决，有人帮我看看怎么解决吗？
- ¥15 在获取boss直聘的聊天的时候只能获取到前40条聊天数据
- ¥20 关于URL获取的参数，无法执行二选一查询
- ¥15 液位控制，当液位超过高限时常开触点59闭合，直到液位低于低限时，断开
- ¥15 marlin编译错误，如何解决？