DDR3的建立保持时间以及AC、DC电平的定义问题

DDR3的建立和保持时间和AC、DC电平相关，请问AC、DC电平是什么意思呢?还有一款特定的内存颗粒是不是固定的AC、DC电平？还是说可以选择AC150,AC175，然后计算建立保持时间，我找了个datasheet针对不同的AC电平有不同的计算方法？
大神求教，DDR的AC、DC电平含义

写回答
好问题 0 提建议
追加酬金
关注问题
分享
邀请回答
编辑收藏删除结题
收藏举报

报告相同问题？

关注问题

Xilinx FPGA的DDR3 MIG 反馈信号app_rdy恒为低电平0 向大咖问开源嵌入式硬件
2021-07-05 14:30

回答 3 已采纳 app_rdy 为低，一般是当前地址写 FIFO 失败。恒定保持 0 状态就不对了。这需要查看 init_calib_complete 这个信号，正常上电时 init_calib_complete
dsp6678怎么将数据存入ddr3中 c语言 dsp开发
2022-10-17 15:51

回答 1 已采纳如果你按描述的过程去写的代码，并正确的执行这个代码了。数据确实存入了 ddr3还需要确定的是，你的 DSP 是否有 MMU .如果是在 MMU 模式下，应用程序是不能直接访问物理内存的，需要物理地址映
FPGA怎么对引脚进行分块？DDR3与FPGA的引脚连接 fpga开发 pcb工艺
2021-11-29 16:03

回答 1 已采纳 fpga ddr3管脚不固定，bank 也不固定但是也受一些约束不能任意的随心所欲分配管脚。以 xilinx 为例，同一组ddr管脚不能在不相邻2个bank中。同一个bank中，地址线和数据线也会分组
HyperLynx（二十一）DDR（四）DDR3电气规范
2022-09-25 16:15

小幽余生不加糖的博客当前，并不是所有的芯片都具有 Write Leveling 功能，或者即使芯片具有 Write Leveling功能，工程师使用...对于降额参数的使用，在地址、控制和命令信号号的斜率以及时钟信号的斜率相交位置的值，即为对应的降额参数。
DDR4为何没有类似LP3的CA training或者LP4的CBT? 搜索引擎缓存
2020-12-08 22:33

回答 1 已采纳因为DDR4有DLL，LPDDR3/4没有，DDR4的CK你可以认为完全是准的，而LPDDR3/4的广义命令总线（包括CS、CA、CKE）必须留足margin。所以LPDDR3/4都有对CA的Tran
此电脑能不能完成3D建模和2维动画 3d 平面
2023-03-04 15:05

回答 1 已采纳小魔女参考了bing和GPT部分内容调写:此电脑能够完成3D建模和2维动画，因为它配备了高性能的CPU和专业设计图形显卡，可以满足3D建模和2维动画的需求。CPU十代inteli5 10400F处理器
mapmemory内存映射在DDR4上失败 windows
2022-08-11 23:15

回答 3 已采纳更新一下bios
DDR、DDR2、DDR3、DDR4、LPDDR区别（自用）
2022-12-07 11:25

Me sl ·的博客 DDR是一种技术，中国大陆工程师习惯用DDR称呼用了DDR技术的SDRAM，而在中国台湾以及欧美，工程师习惯用DRAM来称呼。 DDR的核心要义是在一个时钟周期内，上升沿和下降沿都做一次数据采样，这样400MHz的主频可以实现...
rootfs太大，不能烧录到DDR里面。 arm linux
2022-01-04 14:52

回答 1 已采纳没听说过“烧写DDR”的说法，你是指从flash加载rootfs到DDR，还是指在线升级系统的时候写flash？当然不管怎样，肯定是要裁剪才行了。不过单纯的库应该不会太大，往往是一些数据文件导致包的体
平时说的DDR到底指的是双倍速率的DRAM?还是SRAM?还是SDRAM? pcb工艺硬件工程硬件架构
2023-03-09 11:21

回答 1 已采纳 DDR, DDR2, DDR3, DDR4 等缩略词代表的是内存类型，数字则表示其代表的内存标准的版本。每一代内存标准都有其独特的特点和性能指标，例如 DDR3 比 DDR2 更快，DDR4 则比 D
存储器的分类区别问题 pcb工艺硬件工程
2023-03-28 11:22

回答 1 已采纳 RAM可以分为SRAM、DRAM、SDRAM、DDR/2/3/4等不同类型。这些类型代表了不同的技术和标准，适用于不同的计算机系统和应用场景。RAM是这些类型的统称，指的是一类随机访问存储器（Rand
DDR,DDR2,DDR3,DDR4,LPDDR区别
2019-12-22 22:47

AirCity123的博客 DDR,DDR2,DDR3,DDR4,LPDDR区别作者：AirCity 2019.12.17 Aircity007@sina.com 本文所有权归作者Aircity所有 1 什么是DDR DDR是Double Data Rate的缩写，即“双比特翻转”。DDR是一种技术，中国大陆工程师习惯用...
Ceph读写性能问题，读入快，写出慢云计算
2023-02-02 14:40

回答 3 已采纳 1.增加OSD数量：在Ceph中，增加OSD数量可以提高写性能。2.提高内存配置：Ceph需要充足的内存来维护元数据和缓存，因此提高内存配置可以提高写性能。3.提高网络带宽：Ceph是一个网络存储系统
DDR3测试1-差分信号和单端信号的电压阈值
2022-07-05 09:47

甲光向日的博客 DDR3信号测试电压要求
走进JEDEC,解读DDR(下)
2017-04-18 15:02

edadoc2013的博客上次的问题Vref偏移对DDR会造成什么影响，其中有比较重要的一个点就是会影响setuptime和holdtime，这两个参数和Vref又有什么关系呢，还有JEDEC中讲的derating又是什么东西呢？ setuptime和holdtime对我们判断时序...
DDR测试
2021-09-01 21:25

qidianyiren&&的博客示波器：使用1G和1.5G的探头，接通道2和3。万用表待测设备电源测试测试指标： Symbol Parameter Min TYP Max Units Notes ...
没有解决我的问题, 去提问

悬赏问题

¥15 eclipse运行项目时遇到的问题
¥15 关于#c##的问题：最近需要用CAT工具Trados进行一些开发
¥15 南大pa1 小游戏没有界面，并且报了如下错误，尝试过换显卡驱动，但是好像不行
¥15 没有证书，nginx怎么反向代理到只能接受https的公网网站
¥50 成都蓉城足球俱乐部小程序抢票
¥15 yolov7训练自己的数据集
¥15 esp8266与51单片机连接问题(标签-单片机|关键词-串口)（相关搜索：51单片机|单片机|测试代码）
¥15 电力市场出清matlab yalmip kkt 双层优化问题
¥30 ros小车路径规划实现不了，如何解决？(操作系统-ubuntu)
¥20 matlab yalmip kkt 双层优化问题

码龄粉丝数原力等级 --

DDR3的建立保持时间以及AC、DC电平的定义问题

0条回答默认最新

悬赏问题

DDR3的建立保持时间以及AC、DC电平的定义问题

0条回答 默认 最新

悬赏问题

0条回答默认最新