DDR3的建立保持时间以及AC、DC电平的定义问题

DDR3的建立和保持时间和AC、DC电平相关，请问AC、DC电平是什么意思呢?还有一款特定的内存颗粒是不是固定的AC、DC电平？还是说可以选择AC150,AC175，然后计算建立保持时间，我找了个datasheet针对不同的AC电平有不同的计算方法？
大神求教，DDR的AC、DC电平含义

报告相同问题？

关注问题

Xilinx FPGA的DDR3 MIG 反馈信号app_rdy恒为低电平0 向大咖问开源嵌入式硬件
2021-07-05 14:30

回答 2 已采纳 app_rdy 为低，一般是当前地址写 FIFO 失败。恒定保持 0 状态就不对了。这需要查看 init_calib_complete 这个信号，正常上电时 init_calib_complete
dsp6678怎么将数据存入ddr3中 c语言 dsp开发
2022-10-17 15:51

回答 1 已采纳如果你按描述的过程去写的代码，并正确的执行这个代码了。数据确实存入了 ddr3还需要确定的是，你的 DSP 是否有 MMU .如果是在 MMU 模式下，应用程序是不能直接访问物理内存的，需要物理地址映
FPGA怎么对引脚进行分块？DDR3与FPGA的引脚连接 fpga开发 pcb工艺
2021-11-29 16:03

回答 1 已采纳 fpga ddr3管脚不固定，bank 也不固定但是也受一些约束不能任意的随心所欲分配管脚。以 xilinx 为例，同一组ddr管脚不能在不相邻2个bank中。同一个bank中，地址线和数据线也会分组
HyperLynx（二十一）DDR（四）DDR3电气规范
2022-09-25 16:15

小幽余生不加糖的博客当前，并不是所有的芯片都具有 Write Leveling 功能，或者即使芯片具有 Write Leveling功能，工程师使用...对于降额参数的使用，在地址、控制和命令信号号的斜率以及时钟信号的斜率相交位置的值，即为对应的降额参数。
没有解决我的问题, 去提问