第一代DDR预取位宽是2bit，但是为什么IO频率不是核心频率的2倍，而是等于核心频率呢？
1条回答 默认 最新
关注DDR1是双沿传输的，核心频率依然是133M，但是有2bit预取，也就是说每个时钟可以取出2bit
DDR1内存的核心频率是和时钟频率相同的，到了DDR2和DDR3时才有了时钟频率的概念
DDR1在传输数据的时候在时钟脉冲的上升沿和下降沿都传输一次，所以接口速度就是核心频率的2倍。DDR2内存将核心频率倍频2倍所以时钟频率就是核心频率的2倍了解决 无用评论 打赏举报
分享
- 2022-03-01 10:09回答 1 已采纳 可以的
- 2018-12-12 12:50回答 6 已采纳 软件运行速度最根本的是软件自身的优化，算法最佳，多进程（线程）充分利用CPU，在软件充分优化的前提下，硬件越快，则运行速度越快。同一个软件，优化对应的硬件瓶颈是可以提高运行速度的，如读盘多，则采用固态
- 2023-02-06 10:32回答 3 已采纳 硬盘都是配有高速缓存的，要读写的内容要先经过高速缓存否则cpu直接去访问硬盘，那慢死了至于再往上连，都是走的总线，谁读谁说的是逻辑关系，不是物理连接，物理上所有线是并联在一起的
- 2020-11-04 14:54weixin_39849548的博客 从2001年DDR内存面世以来发展到2019年的今天，已经走过了DDR、DDR2、DDR3、DDR4四个大的规格时代了（DDR5现在也出来了）。...但其实内存有一个最最基本的频率叫核心频率，是实际内存电路的工作时...
- 2022-10-17 15:51回答 1 已采纳 如果你按描述的过程去写的代码，并正确的执行这个代码了。数据确实存入了 ddr3还需要确定的是，你的 DSP 是否有 MMU .如果是在 MMU 模式下，应用程序是不能直接访问物理内存的，需要物理地址映
- 2021-11-29 16:03回答 1 已采纳 fpga ddr3管脚不固定，bank 也不固定但是也受一些约束不能任意的随心所欲分配管脚。以 xilinx 为例，同一组ddr管脚不能在不相邻2个bank中。同一个bank中，地址线和数据线也会分组
- 2023-03-09 11:21回答 1 已采纳 DDR, DDR2, DDR3, DDR4 等缩略词代表的是内存类型，数字则表示其代表的内存标准的版本。每一代内存标准都有其独特的特点和性能指标，例如 DDR3 比 DDR2 更快，DDR4 则比 D
- 2019-05-10 16:44wait*for*the*wind的博客 一、DDR3 简介 DDR3（double-data-rate three synchronous dynamic random access memory）是应用在计算机及电子产品领域的一种高带宽并行数据总线。DDR3 在 DDR2 的基础上继承发展而来，其数据传输速度为 DDR2 的...
- 2021-07-05 14:30回答 3 已采纳 app_rdy 为低，一般是当前地址写 FIFO 失败。恒定保持 0 状态就不对了。这需要查看 init_calib_complete 这个信号，正常上电时 init_calib_complete
- 2022-06-07 20:27回答 2 已采纳 手机看代码费劲。仿真图细节看不到，串口发送数据的波形看不到。发送代码中96/102这两行代码 Tx_done <= 1'b0;去掉，不允许多处赋值。别的代码有什么问题看不出来。明天在电脑上看看吧
- 2022-05-15 22:30
vivado2019.2通过block memory生成的AXI4接口的IP核，testbench中想通过对ip核的输入端口赋值的方式模拟单次读请求，无法读取数据，arready信号始终没有拉高
fpga开发
硬件工程
回答 3 已采纳 resetn_i 不对，应该是先0后1 initial begin resetn_i <= 0; #100 resetn_i <= 1; end axi_bready - 2019-09-26 08:14zhangyanfei01的博客 从2001年DDR内存面世以来发展到2019年的今天，已经走过了DDR、DDR2、DDR3、DDR4四个大的规格时代了（DDR5现在也出来了）。...但其实内存有一个最最基本的频率叫核心频率，是实际内存电路的工作时...
- 2021-10-18 17:15回答 3 已采纳 就当你不是新手，只是对vivado xilinx fpga 不熟悉。简单的说几句。1:需要了解srio 这个ip， 怎么用，怎么和dsp通信，dsp cpu怎么写驱动，怎么搭建测试仿真验证环境。这些都
- 2020-08-01 18:04奇小葩的博客 主要的原因是作为嵌入式工程师的我们，这部分主要是配置参数，而这些参数都是由芯片厂商已经提供好了，硬件工程师都会基于厂商认证的DDR选型，减少开发周期。其实对于内存，有很多的细节和知识点可以深挖，本章的...
- 2024-07-17 23:50hi94的博客 Xilinx FPGA DDR4 接口配置基础（PG150）
- 2023-10-10 14:36highman110的博客 DDR基本功能框图介绍
- 没有解决我的问题, 去提问
问题事件
创建了问题
8月8日
悬赏问题
- ¥30 Matlab打开默认名称带有/的光谱数据
- ¥50 easyExcel模板 动态单元格合并列
- ¥15 res.rows如何取值使用
- ¥15 在odoo17开发环境中，怎么实现库存管理系统，或独立模块设计与AGV小车对接？开发方面应如何设计和开发？请详细解释MES或WMS在与AGV小车对接时需完成的设计和开发
- ¥15 CSP算法实现EEG特征提取，哪一步错了？
- ¥15 游戏盾如何溯源服务器真实ip?需要30个字。后面的字是凑数的
- ¥15 vue3前端取消收藏的不会引用collectId
- ¥15 delphi7 HMAC_SHA256方式加密
- ¥15 关于#qt#的问题：我想实现qcustomplot完成坐标轴
- ¥15 下列c语言代码为何输出了多余的空格