关于HDL数字模块.2:1选择器并进行功能仿真

Question

module mul2_4(y, a, b, key);
 
input wire a, b, key;    //输入：a、b、key
output reg y;         //输出(y/out)
 
always@(a, b, key)
begin 
    //使能按下
    if(!key)
        y = a;
    else
        y = b;
end


endmodule

我不会理解仿真的内容，可以help me ,理解一下这个内容吗

Answer 1

二选一选择器，key为真，输出为b的值，若为假，输出a的值