verilog状态转换出现问题

我把同步状态转换改为异步，然后状态就卡在01了，具体如图所示

always @ (*) begin
   Q0=2'b00;
   if(Q0==2'b00&&AK==0)
    Q0=2'b00;
    else if(Q0==2'b00&&AK==1)
    Q0=2'b01;
    else if(Q0==2'b01&&T3==0)
    Q0=2'b01;
    else if(Q0==2'b01&&T3==1)
    Q0=2'b10;
    else if(Q0==2'b10&&BK==0)
    Q0=2'b10;
    else if(Q0==2'b10&&BK==1)
    Q0=2'b11;
    else if(Q0==2'b11&&T3==0)
    Q0=2'b11;
    else if(Q0==2'b11&&T3==1)
    Q0=2'b00;
end

写回答
好问题 0 提建议
追加酬金
关注问题
分享
邀请回答
编辑收藏删除结题
收藏举报

1条回答默认最新

关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
第二层皮-合肥嵌入式领域优质创作者 2023-06-21 21:57
关注
检查下t3的状态值

解决无用
评论打赏
分享
举报

评论

按下Enter换行，Ctrl+Enter发表内容

报告相同问题？

关注问题

Verilog HDL编写出现的问题嵌入式硬件
2023-01-05 01:34

回答 2 已采纳这段代码的主要问题是在模块定义中没有声明输入和输出的类型。可以通过在模块定义中加入输入输出类型来修正这个问题。例如： module scinstmem (input [31:0] a, output
Verilog中的状态机问题-->输出到底是什么时候输出？ fpga开发单片机嵌入式硬件
2023-02-26 11:41

回答 3 已采纳以下答案引用自GPT-3大模型,请合理使用：答案：第一种： always @(*) begin out<=state==D?1:0; end 因为当当前状态为D时，o
quartus lite版verilog编译无问题，仿真出现错误指令 fpga开发嵌入式硬件硬件工程
2022-01-22 18:26

回答 1 已采纳知道了。这里的报错是指的是仿真时的do文件，而不是代码本身。在改上一个error时，把do文件里第5行代码删了，所以出现了该报错。并不是要删整行，是只需要删-novopt
verilog实现任意位二进制转换BCD
2020-08-10 22:47

总的来说，通过理解BCD转换的算法并结合Verilog的状态机设计，可以实现任意位二进制到BCD的转换，这对于硬件设计和EDA软件的开发具有重要的实际意义。在设计过程中，确保代码的可读性和可维护性，以及充分的仿真验证...
编写Verilog中assign和always中间出现的问题 fpga开发
2022-10-16 21:55

回答 1 已采纳 1. always 中是不能插入 assign 语句 2. led 在 always 中赋值后，就不能在其他的 always 或 assign中赋值 3. 你可以定义一个中间值,再用 assign 赋
verilog中的定义端口问题 fpga开发硬件工程
2021-12-05 23:51

回答 2 已采纳 case({sr9,sr8,sr7,sr6,sr5,sr4,sr3,sr2,sr1,sr0})在这条语句前加个 else 改成这样就没 latch 的警告了else case({sr9,sr8,sr7
关于verilog设计单口同步RAM的问题 fpga开发硬件工程
2022-03-31 23:10

回答 3 已采纳代码，仿真都有问题代码这么改 `timescale 1ns / 1ps module single_port_synrdwr#( parameter DATA_WIDTH = 8,
FPGA状态机verilog代码
2024-04-13 15:06

在实际的detect1.v、detect2.v、detect3.v文件中，每个模块可能会有自己独特的输入条件和状态转换规则，以实现特定的检测功能。例如，detect1.v可能处理最基础的检测条件，而detect3.v则可能处理更复杂的情况。每个...
关于verilog位宽转换！@#￥%…… fpga开发
2022-05-06 17:52

回答 2 已采纳如果24bit数据不是连续的，那就完全可以不用fifo了，直接从24bit截取8bit数据就可以了，只不过1个24bit数据，需要三个时钟才能输出三个8bit的数据。
verilog的复位问题 fpga开发
2021-12-23 20:44

回答 2 已采纳用一个比较笨但是非常好理解的办法，首先找到一个固定的时钟信号，比如说现在有一个时钟信号是1kHz的（可以通过对全局时钟进行计数分频得到），那么这个时钟周期就是1ms。用一个always模块以这个1k的
Verilog如何实现连续32bit位宽数据转为1bit位宽数据? fpga开发嵌入式硬件开发语言
2022-10-18 23:17

回答 2 已采纳用两级 FIFO 最简单一级FIFO 写32位，读 4 位(最大8:1)二级FIFO 写4位，读 1 位
verilog 介绍(附状态机实例)
2024-10-12 15:15

hjjdebug的博客 1. 什么是HDL ? 2. verilog 是什么? # 1. 基础知识:(词法） # 2. 常用关键字介绍 # 3. 模块化设计 # 4.实战: 4位密码锁设计
verilog 语法问题 fpga开发
2022-10-09 23:56

回答 1 已采纳放上面错误，else 逻辑后面只有这一条语句有效的执行了else 逻辑。放下面正确，else 逻辑后面这一堆语句均有效的执行了else 逻辑。
可编程硬件描述语言VHDL Quartus moore状态机源代码.pdf
2021-08-20 21:16

Quartus是Altera公司（现Intel FPGA部门）开发的一种综合工具，用于对VHDL或Verilog等硬件描述语言编写的数字电路进行设计、仿真、综合和编程。在给定的文件中，我们讨论的是一个基于VHDL的Moore型状态机实现，它...
Verilog基础语法——状态机（类型、写法、状态编码方式）
2024-04-30 16:25

锅巴不加盐的博客在FPGA设计过程，经常会设计状态机用于控制整个硬件电路的工作进程，也称为有限状态机（Finite State Machine，FSM）。本文中对状态机的类型、写法以及状态编码方式进行介绍。
没有解决我的问题, 去提问

问题事件

关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
创建了问题 6月20日

悬赏问题

¥15 没输出运行不了什么问题
¥20 输入import torch显示Intel MKL FATAL ERROR，系统驱动1%，: Cannot load mkl_intel_thread.dll.
¥15 点云密度大则包围盒小
¥15 nginx使用nfs进行服务器的数据共享
¥15 C#i编程中so-ir-192编码的字符集转码UTF8问题
¥15 51嵌入式入门按键小项目
¥30 海外项目，如何降低Google Map接口费用？
¥15 fluentmeshing
¥15 手机/平板的浏览器里如何实现类似荧光笔的效果
¥15 盘古气象大模型调用（python）

verilog状态转换出现问题

1条回答 默认 最新

问题事件

悬赏问题

1条回答默认最新