遇到每次读DDR最后一个数据的时候，app_rd_data_vld并没有拉低，而且
后了很长一段时间才拉低，下图是读100个数据的仿真图
FPGA ddr3 读到最后一个数据时app_rd_data_valid没有拉低
后了很长一段时间才拉低，下图是读100个数据的仿真图
- 写回答
- 好问题 0 提建议
- 追加酬金
- 关注问题
分享- 邀请回答
-
1条回答 默认 最新
- 2021-07-05 14:30回答 3 已采纳 app_rdy 为低，一般是当前地址写 FIFO 失败。恒定保持 0 状态就不对了。这需要查看 init_calib_complete 这个信号，正常上电时 init_calib_complete
- 2021-10-27 15:30回答 1 已采纳 这是一个 Cache 一致性问题CPU 为了加速访问 DDR ，一般都是启用 Cache，通常 Cache 与 DDR 的数据是一致的，但是在一些 DMA 操作 DDR 时，DDR 数据变了 Cach
- 2023-02-24 18:05回答 2 已采纳 该回答内容部分引用GPT，GPT_Pro更好的解决问题Xilinx 的代IP核的 s_axis_config_tdata是一个32位的控制信号，最低位决定是否发送数据，即0代表不发送，1代表发送；其它
- 2020-11-18 11:20数字硬鉴的博客 FPGA_MIG驱动DDR3 说明： FPGA: zynq(7z100)。 DDR3:MT41K256M16TW-107：内存大小为512MB，数据接口为16bit。。 环境：Vivado2018.2。 IP核：Memory Interface Generator(MIG 7 Series)。 参考手册：ug586(7 Series ...
- 2022-06-07 20:27回答 2 已采纳 手机看代码费劲。仿真图细节看不到，串口发送数据的波形看不到。发送代码中96/102这两行代码 Tx_done <= 1'b0;去掉，不允许多处赋值。别的代码有什么问题看不出来。明天在电脑上看看吧
- 2021-11-29 16:03回答 1 已采纳 fpga ddr3管脚不固定，bank 也不固定但是也受一些约束不能任意的随心所欲分配管脚。以 xilinx 为例，同一组ddr管脚不能在不相邻2个bank中。同一个bank中，地址线和数据线也会分组
- 2022-02-17 14:38回答 2 已采纳 图文看得我有点疑惑，ram的数据位宽明显是14位啊，8位最大数值只能到255。 题主你想表达的是不是，一个数据位宽为14bit的ram，8个一组读写（一组数据位宽为14*8=112bit），共2268
- 2023-01-20 22:24虚无缥缈vs威武的博客 本章主要新建ddr3工程，然后将官方的ddr3仿真文件加入到工程里进行仿真，开发环境2020.1。
- 2021-12-14 17:53回答 1 已采纳 用电脑串口助手模拟可以的话，程序应该问题不大，虽然没仔细去仿真，建议LZ用示波器看一下波形，尤其时RXD端的开始那个检测下降沿的地方，检查空闲时刻RXD是否为高电平，同时尝试把nedge那个信号同步引
- 2023-02-05 12:53回答 1 已采纳 点击右侧采纳即可：AN706是一个模拟数字转换器（ADC），可以用于采集音频信号。可以通过将麦克风或其他音频输入连接到ADC的输入，然后通过数字接口将采集到的信号传输到其他设备进行处理。 AN9767
- 2023-02-07 22:55回答 1 已采纳 该回答引用ChatGPT是的，通常在处理音频数据时，AD转换后得到的数据是无符号数，需要先在FPGA中将其转换为有符号数再进行处理，最后再转换回无符号数并发送给DA转换进行输出
- 2023-08-14 21:10FPGA之旅的博客 但是建议在学习DDR3之前，可以学习一下且写一下SDRAM的驱动，因为它们的涉及到的存储原理和框架一样，只不过DDR3在其基础上增加了一些功能和特性而变得复杂了起来，学会了SDRAM可以约等于学会了DDR3，是不是很nice。...
- 2022-05-15 22:30
vivado2019.2通过block memory生成的AXI4接口的IP核，testbench中想通过对ip核的输入端口赋值的方式模拟单次读请求，无法读取数据，arready信号始终没有拉高
fpga开发
硬件工程
回答 3 已采纳 resetn_i 不对，应该是先0后1 initial begin resetn_i <= 0; #100 resetn_i <= 1; end axi_bready - 2024-03-14 17:54Include everything的博客 DDR3 SDRAM（Double Data Rate 3 Synchronous Dynamic RAM），即第三代双倍速率同步动态随机存储器。本系列文章尝试剖析缓存技术的基础原理，并通过FPGA进行实现。
- 2024-02-03 22:23楠了个难的博客 在第一个缓冲周期，数据流通过“输入数据流选择单元”将数据写入“数据缓冲模块1”。写完之后进入第二个缓冲周期，在第二个缓冲周期数据流通过“输入数 据流选择单元”将数据写入到“数据缓冲模块2”的同时“输出...
- 没有解决我的问题, 去提问
问题事件
创建了问题
7月14日
悬赏问题
- ¥15 BP神经网络控制倒立摆
- ¥20 要这个数学建模编程的代码 并且能完整允许出来结果 完整的过程和数据的结果
- ¥15 html5+css和javascript有人可以帮吗？图片要怎么插入代码里面啊
- ¥30 Unity接入微信SDK 无法开启摄像头
- ¥20 有偿 写代码 要用特定的软件anaconda 里的jvpyter 用python3写
- ¥20 cad图纸，chx-3六轴码垛机器人
- ¥15 移动摄像头专网需要解vlan
- ¥20 access多表提取相同字段数据并合并
- ¥20 基于MSP430f5529的MPU6050驱动，求出欧拉角
- ¥20 Java-Oj-桌布的计算