- 2
回答
AD9361 IQ 校准疑问，下面这段verilog代码，是AD9361在vivado 2021里面提供的，dac_data_out_int和dac_data_in都是12补码，通过后4位补零方式扩展
- 1
使用NE5532P系列做的抬升电路 参考文章;https://blog.csdn.net/GalaxyerKw/article/details/125734370?spm=1001.2014.3001
- 3
回答
基带信号传输4FSK的眼图，总感觉眼睛睁不开。请教一下，哪里设置出错了。
- 3
回答
- 7
回答
在allegro铺铜时遇到一个问题，具体情况如下： GND2和GND4这两层的铺铜网络都是GND，但是GND2层，这一层的铜皮没有被过孔割裂。下面分别是GND2和GND4两层： 同一个过孔，到G
- 16
回答
抄板遇到一个电机驱动电路，根据测量大致画出来一个原理图，光耦和达林顿管子那里没有看懂是什么意思，为什么要这样设计，希望有懂这一块的同仁帮忙看看，或者给出基于这种控制的正确的原理图，并说明设计优点和方案
- 15
lte_20m和5g_nr_100m的ecpri速率计算：怎么计算需要多大的光模块来承载传输的数据呢？求详细的公式计算方法 之前看别人使用以太网包+10ms帧的rb块来计算，但没有详细解析，有没有会的
- 1
回答
稳压电路，集电极电压流向发射器导致三极管截止，当没有集电极电压三极管正常运行，他说基极5V,集电极15V,当集电极15V电压流向发射基，导致三极管截止，他说的对吗我认为三极管电压基极电压和发射机电压跟
- 1
有两个电容这两个电容在低电平都跟着反转吗，这个c6电容什么充的电，他就说低电平c6放电，从哪里看出c6电容从过电，他讲的不详细，有没有再讲详细一点
- 2
三极管基极后面加了个开关，毕竟是后面加了个开关，三极管基极前面有个回路，这个回路是并联还是串联？主要是三极管基极前面回路一导通三极管就不通电了什么原理，这种电路有什么资料可以介绍一下吗，并且说说这个
- 1
请问有没有哪位朋友可以根据这张图片看出这个连接器是什么品牌哪个型号吗？
- 2
光纤收发器千兆，电口有全双工模式和半双功模式；电口过一会是在半双工模式，是什么原因？半双工模式是多少兆，是什么意思？有没有哪位知道的是什么原因呢？
- 1
回答
麻烦请问这个电路里面R3R4和C1的具体功能分别是什么，大概知道了这个电路的原理但是还是对芯片的使用不太了解，麻烦大家能告诉我一下
- 4
这是能打开.sip文件的软件图标，有没有资深工程师认识的，有偿求答案
- 2
回答
- 1
回答
看看这个高新兴模块没4G信号，应该用什么型号替换？GM551A为车载前端专用，外面买不到，可以用GM510替换吗？
- 1
如果单颗adc芯片，采样率不能满足需求，那是不是可以多颗组合一起使用？能满足采样率就好像超级计算机采用多科的CPU来提高计算性能不一样
- 1
回答
- 2
想问下pcie系统中，子设备上限是多少。我网上查找说是受BDF限制，在BDF中，Bus Number占用8位，Device Number占用5位，Function Number占用3位。显然，PCIe
- 1
回答
- 1
回答
- 3
回答
滤波器抽头是33位，关于第17位左右对称，是个根升余弦滤波器，现在想做8路并行或16路并行的多相滤波，每个子滤波器系数怎么取？看的资料滤波器抽头都是偶数，奇数的有没有什么方法可以搞？
- 1
系统是1.2G的采样率，分32路并行给数，每路37.5MHz的时钟，现在要在接收端给这些数做并行匹配滤波，打算做并行16路，fir compiler的IP核做，板子时钟率设置的75MHz，采样时钟怎么
- 4
回答
问题遇到的现象和发生背景 ubuntu22.04 安装vcs/Verdi报错
- 1
回答
目前有个DP1.4 转 MIPI的产品需求（输入DP1.4 5k@90hz；输出双MIPI 总分辨率5k@90hz），但是一直找不到合适的转换IC，目前很多支持的都是4k而已，再高分辨率的很难找到:(
- 1
回答
哪位专家给分析下这个电路，最好能定量，不太懂呀！再次先感谢了
- 1
最近遇到一个问题，就是有两个cpu，分别为cpu1和cpu2。其中cpu1的主频2.4GHz，cpu2的主频2.6GHz。然后遇到一个现象就是cpu1接的pcie速率可以达到3.2GT/s，而cpu2
- 2
比方说中频工作频率1.1-1.2，然后射频输出要求在3.5-4.5，本振源的工作范围是不是应该是4.65-5.65？为什么不是4.6-5.7，为什么不是4.7-5.6
- 1
回答
- 1
看到bios里的pcie中有关detect non-compliance device选项，这个选项是做什么用的