最新最热精华悬赏待回答 筛选
  • 2

    回答

【fpga】CORDIC算法双曲模式

[FPGA] QAQ 今天写cordic算法，双曲模式中出现一个问题，在进行迭代时，第一次的数据迭代不发生变化，但是第二次迭代是正确的。我起初以为是开始数据处理出现了问题，但是在cnt = 0 处理后

回答 poch路障
采纳率0%
  • 3

    回答

安路 can ip软核配置完波特率，中断和其他寄存器后，使能ip核后，给数据后tx引脚怎么不会输出啊？

安路 can ip软核配置完波特率，中断和其他寄存器后，使能ip核后，给数据后tx引脚怎么不会输出啊？有没有兄弟帮忙解决下

回答 weixin_44773278
采纳率0%
  • 3

    回答

为什么这个一直是红色的，时钟信号怎么震数据也过不去(关键词-触发器)

为什么计数器一直是红色的，时钟信号怎么震数据也过不去这个是sum_4加法器这个是四位寄存器这个是D触发器

回答 _M_E_
采纳率0%
  • 1

    回答

基于verilog语言设计时钟系统：医疗电子FPGA高级开发系统

怎么实现这些功能，有没有好心的工程师给解答一下的。我只是个普通大学生，之前都是通过各种方式完成实验的。结果大实验直接上难度了。要“LY-SPTN6M型医疗电子FPGA高级开发系统”这个上面能用，有没有

2501_94727248
  • 2

    回答

Quartus软件操作出现这样的问题怎么办

就是如果打开软件会有第一张图片中的窗口提示，如果不管删除，会有第二张图片中的窗口提示，继续不管，想直接打开已有文件，就会和第三张图片一样，按键选项成灰色无法操作请问是怎么回事，应该怎样解决

回答 2401_88034793
采纳率0%
  • 2

Vivado仿真内部波形呈蓝色Z，单模块仿真却无误

如图所示，对整体tb仿真时会出现高阻态的蓝色Z但是若切换到单独对实例化的top仿真则波形正常且其余模块也正常没遇到过这种问题，求了解的人解答

月老星稀吖
采纳率50%
  • 2

    回答

Vivado仿真数据呈现高阻态

如图，选tb时呈现这样的 而选择tb下的top.inist模块则正常

回答 月老星稀吖
采纳率50%
  • 3

    回答

Vivado没有权限无法安装是为什么

c盘空间不够，我把下载路径更改到了E盘出现了这种情况，有人知道怎么解决吗

回答 2401_86977533
采纳率0%
  • 3

    回答

vivado中的ad9653位时钟DCO延时后的布线问题

我完全按照了《一种基于片同步技术的高速ADC与FPGA互连方法_韩琦》论文中的这个原理框图写的代码，逻辑仿真没问题，可是vivado在inplementation实现的时候有一个DRC的电路警告，显示

回答 qq_52946875
采纳率0%
  • 2

    回答

cordic ip核使用

通过频率控制字输入到累加器然后通过cordic IP核产生的sin cos 波形 为什么输出的数据有一段时间内数据不变

回答 2301_80392932
采纳率0%
  • 3

    回答

quartus中这个错误是为什么

我想要完成一个全加器的功能仿真但是一直出现这个错误，添加了一个hdl后缀为.v的文件也不行

回答 2401_83542456
采纳率0%
  • 2

    回答

关于#fpga开发#的问题：基于ZYNQ7045开发，其中一个功能PL与PS通过DMA实现大量数据的交互（相关搜索：嵌入式）

基于ZYNQ7045开发，其中一个功能PL与PS通过DMA实现大量数据的交互。上电后bit文件通过嵌入式端动态加载时通信能正常进行，但在正常运行过程中通过vivado再次下载bit后DMA无法重新建立

回答 m0_62306285
采纳率0%
  • 1

    回答

vivado安装时卡住

win11安装vivado2018.3,卡在最后一步：generating installed device list，有没有什么办法解决

回答 如故。574
采纳率0%
  • 3

    回答

verilog N位全加器怎么写

上课给了一个测试文件，让我们verilog写出全加器的代码，不会写怎么办😭，测试代码如下，问了ai也不知道怎样是对的

回答 热心市民798
采纳率0%
  • 2

    回答

quartus差分引脚绑定时报错

按照原理图正常绑定管脚，一对输入，一对输出，不知道为什么一直报错，谁能帮我解答吗

回答 杨修远517
采纳率0%
  • 5

    回答

vivado生成的clock 时序违例

专家您好，请问下这种情况如何处理呢？ 我看了您的文章https://blog.csdn.net/weixin_46423500/article/details/151834865 。生成多一个cl

回答 微末之士
采纳率0%
  • 4

    回答

ZYN使用bram IP核读不出数据

我使用bram进行PS端和PL端通信，PS端通过axi_bram_ctrl连接bram ip核，bram配置成真双端，bram_en和bram_addr都给了信号，但是无论怎么测怎么调bram读口do

回答 vinaka1
采纳率0%
  • 3

    回答

离散希尔伯特变换公式

对一个离散信号进行希尔伯特变换的时候，希尔伯特系统函数是什么样子的, 在FPGA上实现希尔伯特变换的精度是怎么样的

回答 m0_54977819
采纳率0%
  • 3

    回答

FPGA AD9747 verilog

我使用的是AD9747，16bit 250MHz，LVDS并口通信；现在遇到的问题是：以最小的电压单位从﹣0.8mV递增到+1.2mV（16'h7FFE-16'h8003）时，为什么波形不是递增的，如

回答 无情哥
采纳率50%
  • 4

    回答

quartus仿真报错

我的quartus仿真文件一直报错说是文件路径重复，可我检查了一遍路径很正常"E:\leijiaqi\accelerator\simulation\qsim\Waveform3.vwf"，

回答 GGBond313
采纳率0%
  • 3

    回答

window环境下Vitis HLS 2020.2 打不开

Vitis HLS 2020.2 版本启动时弹窗：OpenJDK Platform binary 未响应提示操作系统：windows 11OpenJDK版本：11已尝试过方法：重启，重装软件，环境变量

回答 weixin_43799253
采纳率0%
  • 2

用fpga（XC7A100T）做下面这个问题，有人能1对1教我怎么做吗，价钱好商量，有意请加微信18453057528

用fpga（XC7A100T）做下面这个问题，有人能1对1教我怎么做吗，价钱好商量，有意请加微信18453057528

zz2005206
采纳率100%
  • 3

现有一个简单信号类调制AM、FM题，用fpga做，希望有人教我怎么做，价钱可以商量

用fpga（XC7A100T）做上图这个题目，有人能教教我怎么做吗，感谢，价钱好商量，有意请加微信18453057528

zz2005206
采纳率100%
  • 4

    回答

quartus引脚分配不能编辑(只能只读)

quartus引脚分配不能编辑(只能只读)，input和output直接自动分配，没有办法更改

回答 Qianhouzhuo
采纳率0%
  • 4

    回答

我的优盘使用BitLocker加密，被我热拔以后，插上电脑不会显示密码框，并且无法打开优盘，点击提示请将磁盘插入可移动磁盘，但是有优盘图标，如何解决？

首先是使用了加密，但是没有弹出密码框，然后也没法打开优盘，想问一下大老们要怎么处理

回答 见到我喊我十二点前睡觉
采纳率0%
  • 5

    回答

有人知道出现这个问题怎么办吗，代码用的野火的例程，版本是2018.3😭

有人知道出现这个问题怎么办吗，代码用的野火的例程，版本是2018.3😭

回答 2401_84359089
采纳率0%
  • 5

    回答

ise14.7在重启虚拟机后打开之前创建的文件会报错，如何解决？

ise14.7在重启虚拟机后打开之前创建的文件会报错，如何解决？

回答 2301_81232692
采纳率0%
  • 3

    回答

vitis里使用zephyr

cpu0使用zephyr rtos cpu 1使用FPGA，将两边一起运行编译不会做 ，在想将zephyr如何加入到vitis里去

luoqing418
采纳率0%
  • 4

    回答

vitis2025版找不到creat platform component项

第一次使用vivado和vitis跟着教学视频走，有一步需要选择creat platform component项，但我却没在我的版本上找到第一张是教学视频图，第二张是我的软件图

回答 星晨Starm
采纳率0%
  • 3

    回答

有偿求一份os02c10外部帧同步寄存器配置

目前有正常显示的寄存器表，急需配置外部帧同步，联系方式qq,2053652609

回答 m0_62871502
采纳率0%