最新最热精华悬赏待回答 筛选
  • 2

    回答

i2c通信协议的信号一直传输不进板子

module exam #( parameter [6:0] ADXL_ADDR = 7'h53 // SDO=0->0x53, SDO=1->0x1D)( input w

回答 2601_95983181
采纳率0%
  • 4

    回答

圆周SAR ffbp开yuan代码

如题本科生不懂很多找代码的技巧求问ffbp在github有没有yuan🐴

回答 阳严
采纳率0%
  • 2

    回答

vivado关联vscode，再次启动后双击.v文件不跳转到vscode

每次关联时双击.v文件会跳到vscode，下次用时又不跳转，打开text editor设置发现设置好的.exe路径又没了

回答 UmaT797
采纳率0%
  • 2

    回答

fpga学习vivado下载疑问

下载vivado遇到这种问题怎么处理呀？初学者，重新找了好几个安装包都是一样的问题，有人解答一下吗?

W5353535
采纳率0%
  • 2

    回答

有人接 RFSOC48DR 第三方板子 PYNQ环境搭建吗？

有人接 RFSOC48DR 第三方板子 PYNQ环境搭建吗？需要有image文件，还有搭建说明文档。

回答 熊不哈
采纳率0%
  • 2

    回答

libero如何避编译被优化

VERILOG，我要进行门级延迟，但编译器会优化，具体是综合的时候没有被优化，但是编译的时候被优化。libero11.9，verilog ProASIC3 的fpga下面是代码，需要完全保留这个或门和

回答 jesdin
采纳率0%
  • 2

基于有限数据区间的huffman编码器设计

算法了解不深，网上看了很多代码，最终FPGA硬件方法实现对图像的压缩解压，不知道从哪里开始

2201_75636353
采纳率66.7%
  • 2

    回答

ov5640输出720p显示问题咨询

博主您好！请问FPGA开发的《AX7A200教程(9): ov5640摄像头输出显示720p视频》这篇文章的工程代码还有吗？我想用来学习一下，我总有些时钟，fifo之类的配置不对，导致一直显示不出来图

回答 Lwt577
采纳率0%
  • 2

    回答

有没有适合紫光软件PDS的软核，如何解决？(标签-图像处理)

有没有适合紫光软件PDS（pango design suit)的软核，能进行图像处理的即可。

回答 2401_86522164
采纳率0%
  • 2

    回答

vivado创建设计文件，总放在non-module Files文件夹？

如图，正常下载了2022版本的vivado，以管理员方式运行，但是一打开创建文件就这样，导致后面设置仿真顶层也设置不了，求各位看一看

回答 2401_88128784
采纳率0%
  • 1

    回答

AD7984与FPGA采集程序

AD7984 与xilinx 纯硬件FPGA采集程序,采用最高数据速率采集，能不断以最大速率长期采集数据。

回答 2501_91440072
采纳率0%
  • 2

    回答

novopt这个报错改怎么解决啊

这个错误应该怎么改啊，有人知道吗，是在vwf进行波形仿真的时候出现的，问了ai但是一直找不到改的地方，然后重新下载软件也是这样，不知道是不是我的安装包问题有人帮我解答一下吗，万分感激

回答 ww3_2_1
采纳率0%
  • 2

    回答

FPGA mipi点亮屏幕

目前正在用FPGA点亮MIPI屏幕，使用的VIVADO DPHY IP，目前仿真观测到DPHY的输出是正确的，想问一下为什么屏还是点不亮，掉进了什么其他坑里嘛

hanxiansheng_
采纳率0%
  • 4

    回答

本人微电子专业即将大三求对未来的建议

本人重邮微电子专业的，大学也快要结束了，除了学校的理论课程，对真正的工作技术一窍不通，在考研和选择就业方面一直纠结，即使就业我应该选择哪个方向呢？FPGA行得通吗？

回答 iwanis
采纳率0%
  • 1

    回答

modulesim仿真出现Error loading design

在modulesim仿真过程中，出现了Error loading design的报错，查了很久没有查到问题，情况如下：1.首先我发现无法仿真ip核，不是这一个工程，是所有的工程，包括新建的工程。2.

回答 招待不周
采纳率0%
  • 2

    回答

为什么PCIe始终识别不了啊，工程也可以运行成功

为什么PCIe始终识别不了啊，工程也可以运行成功？位流也可以正常下载，输出，上机就是识别不了PCIE设备，到底是哪里出了错。

回答 m0_62167838
采纳率0%
  • 2

    回答

vivado仿真失败/卡住无法进行

Win11系统 Vivado运行仿真界面时一直卡在如图界面，等待了足够长时间都不能进行下去(但也不报错，就一直是绿条来回动)，取消后重新进行也不行。 但是综合等其他步骤可以，在板子上也能正常运行，只

回答 2600_95189541
采纳率0%
  • 1

    回答

易灵思FPGA 求怎么解决引脚问题 磨了我好几天了 真的好难受啊

头真的好大 要怎么处理 求引脚解决方法 好心累 ai给的办法没屁用 怎么样解决图片的问题

回答 2401_86638458
采纳率0%
  • 2

    回答

单独的xsa文件可以导入vivado吗

我想打开一个xsa文件修改其中的配置，可以将xsa导入vivado吗

回答 H~633
采纳率0%
  • 2

    回答

usb pipe 接口pclk频率怎么计算的

求问：为什么usb gen1 32bit data pclk是125M，这个看起来是算了编码开销，但是gen2 32（serdes mode 40）bit txdata 时pclk就是312.5M，这

回答 weixin_38260888
采纳率0%
  • 2

    回答

macos分配dma地址位数问题

有没有macos驱动道友有招儿啊，目前在mac os上（M芯片）开发pcie驱动，但是遇到了mac内核挂死的问题，目前知道的原因是mac上的IOMMU/DART机制只能分配64位的dma地址，但是不清

回答 weixin_42141334
采纳率0%
  • 2

    回答

FPGA学习问题：jtag连接不上fpga

1.下载时Programmer会显示（Failed），并且无法“Auto Detect”,提示“unable to scan device chain，hardware is not connect”

回答 南街浊酒1
采纳率0%
  • 2

    回答

vivado报错：[Common 17-180] Spawn failed: No error

vivado报错：[Common 17-180] Spawn failed: No error。如附件所示。怎么解决？vivado版本：vivado2024.2，modelsim版本：Modelsim

回答 headforever
采纳率39.7%
  • 2

    回答

Windows7系统安装Vivado出现报错

安装vivado2018.3版本问题1.双击安装包xsetup.exe文件没有反应，然后看了网友解答 需要将bin文件夹下的xsetup.bat文件里的某部分代码删了，然后直接运行安装包exe文件，提

回答 ABCYANPENG123
采纳率87.5%
  • 2

    回答

用VITS AI 加速神经网络，部署在FPGA上

在用实验室的xcve2302，但我看Xilinx官网只有一个VEK280的示例，申请不到2302的DPU TRD，git hub也没找到开源的,请问有没有做过VITS AI加速的，能否给点指导。整个流

回答 sefeap
采纳率0%
  • 2

    回答

vivado识别到烧录器，但识别不到芯片

从某鱼上买了一块矿卡，自己画了底板供电，想用vivado2018.3尝试下载程序，结果发现怎么也识别不到芯片。上电后板子电源灯会长亮，arm和fpga指示灯闪烁，应该芯片就没坏；又拿电压表测了jt

回答 m0_73684668
采纳率0%
  • 3

    回答

10g ethernet pcs/pma

vivado2022.2的ip核里没找到10G Ethernet PCS/PMA，会是什么原因？

SCP-CN-303
采纳率0%
  • 2

FPGA在信号处理中有什么作用？负责什么？

很多信号处理芯片内部除了有ISP信号处理芯片 ABC模拟信号转数字信号转换换芯片还集成F PGA这个FPGA在信号处理领域负责什么呢？是一种可编程的芯片，通过软件，它可以变成任何芯片，

十年之前
采纳率92.6%
  • 3

    回答

IWR1843BOOST

为什么IWR1843BOOST在mmware studio 中找不到device

回答 2201_76041468
采纳率33.3%
  • 2

    回答

lmk04610时钟同步问题

有人用过lmk04610的SYNC mode吗？我在给clkout CH12做同步时，发现一打开SYNC_EN_CH，时钟信号就没了，流程是：打开了0x127/0x128的SYNC_EN_CH，然后G

回答 劳力是无止境1
采纳率0%