在下面的verilog中rst应该分配什么引脚

module following_led(
input clk,
input rst,
output [3:0] led
);
reg [23 : 0] cnt_reg;
reg [ 3 : 0] light_reg;
always @ (posedge clk)
begin
if (rst)
cnt_reg <= 0;
else
cnt_reg <= + 1;
end
always @ (posedge clk)
begin
if (rst)
light_reg <= 4'b0001;
else if (cnt_reg == 24'hffffff) begin
if (light_reg == 4'b1000)
light_reg <= 4'b0001;
else
light_reg <= light_reg<< 1;
end
end
assign led = light_reg;
endmodule
我用的是basys3。
图片说明

写回答
好问题提建议
追加酬金
关注问题
收藏
分享
邀请回答

3条回答默认最新

关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
East_Leegege 2017-10-29 06:51

已采纳

在按键有空余的情况下，用按键就可以，直接找一个空余按键对应管脚的名称链接起来就好了！

评论
解决无用
打赏
分享
举报

评论

按下Enter换行，Ctrl+Enter发表内容

评论

登录后可回复...

查看更多回答(2条)

报告相同问题？

提交关注问题

相关推荐更多相似问题

在下面的verilog中rst应该分配什么引脚单片机
2016-08-11 07:26

回答 3 已采纳在按键有空余的情况下，用按键就可以，直接找一个空余按键对应管脚的名称链接起来就好了！
verilog中的定义端口问题 fpga开发硬件工程
2021-12-05 23:51

回答 2 已采纳 case({sr9,sr8,sr7,sr6,sr5,sr4,sr3,sr2,sr1,sr0})在这条语句前加个 else 改成这样就没 latch 的警告了else case({sr9,sr8,sr7
用verilog语言描述图中电路 fpga开发有问必答
2021-09-23 09:24

回答 2 已采纳 module test (in, clk, rst_n, out); input in; input clk; input rst_n; output out; reg A;
Verilog初级教程（16）Verilog中的控制块
2020-07-19 01:20

李锐博恩的博客硬件行为的实现离不开条件语句和其他控制逻辑流的方式。Verilog有一套控制流块和机制来实现。它包括： if-else forever loop repeat loop while loop for loop
Verilog实现按键计数器
2021-11-15 16:38

hhh江月的博客 Verilog实现按键计数器文章目录Verilog实现按键计数器一、简介二、代码实现三、效果一、简介计数器我们都知道，这里我们旨在使用Verilog HDL 来实现按键计数器的操作，功能有： 1、按下一个键，计数加一（+1）；...
verilog中的inout端口与三态门、高阻态的使用
2021-10-20 15:41

Dayana_的博客高阻态百度百科：高阻态是一个数字电路里常见的术语，指的是电路的一种输出状态，既不是高电平也不是低电平，...在硬件描述语言（如Verilog HDL和VHDL）中，高阻态通常用字母z来表示。当一个器件具备高电平、低电
verilog语法问题，截取多位寄存器中连续的某些位赋值开发语言
2020-12-15 15:37

回答 2 已采纳这样截位是没问题的，buf没变化，要看下时钟、复位信号什么的是否都正常。或者你把代码贴上来我帮你看看。
简易cpu如何解决Verilog中的数据冒险 arm 有问必答
2021-11-22 18:16

回答 2 已采纳你好，我是有问必答小助手，非常抱歉，本次您提出的有问必答问题，技术专家团超时未为您做出解答本次提问扣除的有问必答次数，已经为您补发到账户，我们后续会持续优化，扩大我们的服务范围，为您带来更好地服务。
verilog basys3 计数器设计
2017-11-28 11:51

回答 1 已采纳 if (number == 10000000) begin number = 0; count = count + 1;
Verilog 中定义信号为什么要区分 wire 和 reg 两种类型？
2018-06-05 18:08

Tiger-Li的博客作者：young cc链接：...在Verilog中，wire永远是wire，就是相当于一条连线，用来连接电路，不能存储数据，无驱动能力，是组合逻辑,只能在assign左侧赋值，不能在alw...
FPGA之Verilog语言09___D触发器
2021-08-10 19:53

山治君的博客如果管脚 rst_n 为高电平，则观察管脚 clk 的状态，当 clk 信号由 0 变 1 即处于上升沿的时候，将此时 d 的值赋给 q。 3.D触发器代码 always @(posedge clk or negedge rst_n)begin if(rst_n==1'
Verilog中同步复位和异步复位比较
2020-12-19 17:21

phoenix_1981的博客【Verilog】同步复位和异步复位比较同步复位 sync 异步复位 async 特点复位信号只有在时钟... Verilog描述 always@(posedge CLK) always@(posedge CLK , negedge Rst_n) 优点 1）&nb...
verilog实现I2C接口电路。
2017-10-30 06:46

回答 3 已采纳用协议的复杂换取硬件接口上的简单，由于只有两根线，一根还是时钟，另一根就要兼顾输入和输出看看相对应的SPI，有4根线，比I2C多一倍，但输入输出分开，一根时钟，一根使能，另外两根分别是输入和输出，
verilog代码，谁能看懂，貌似挺常用的？
2015-07-28 01:31

回答 7 已采纳已经懂了，这是典型的三段式状态机，具体的可以去百度，帖子就这样结了，此外给二楼点辛苦分把，诶，好像不行啊，
刚学verilog编程序有个问题问下
2017-12-16 01:47

回答 2 已采纳应该是不会，因为虽然两次取反，但是vhdl里这个其实构成一个完整的逻辑表达式，用对应的门电路连接，最终输出是不受影响的。
Verilog设计实例（7）基于Verilog的数字电子钟设计
2020-06-17 21:51

李锐博恩的博客基于模块化的设计思想，采用 Verilog HDL 语言设计一个能进行时、分、秒计时的二十四小时制的数字电子钟，并具有整点报时功能。采用数码管进行时间显示，要求显示格式为：小时-分钟-秒钟。
最强 Verilog 中 IP核调用实现及思想
2020-08-03 00:43

BC-Lénon的博客写在前面：无论是在 ISE 还是 Vivado 中，关于 IP核的调用都是非常方便的，所以对于初学者来说最关键的不是在 IP Catalog 中设置相关的 IP核参数，而是在生成相关的 IP核后该怎么做，也即如何让这些 IP核为项目...
Lattice Diamond中VerilogHDL按键延时消抖
2017-08-04 21:34

birate_小小人生的博客在之前的实验中我们学习了如何用按键作为FPGA的输入控制，在本实验中将学习如何进行按键消抖，用按键完成更多的功能。硬件说明按键是一种常用的电子开关，电子设计中不可缺少的输入设备。当按下时使...
TMP2温度传感器的iic协议用verilog怎么写？
2015-07-25 07:58

回答 1 已采纳 http://bbs.elecfans.com/forum.php?mod=viewthread&tid=467976
Verilog HDL 实现 74HC595
2021-11-24 19:51

hhh江月的博客在SCK 的上升沿，串行数据由SDL输入到内部的8位位移缓存器，并由Q7’输出，而并行输出则是在LCK的上升沿将在8位位移缓存器的数据存入到8位并行输出缓存器。当串行数据输入端OE的控制信号为低使能时，并行输出端的...
没有解决我的问题, 去提问

Lily4801

在下面的verilog中rst应该分配什么引脚

3条回答 默认 最新

相关推荐 更多相似问题

3条回答默认最新

相关推荐更多相似问题