module following_led(
input clk,
input rst,
output [3:0] led
);
reg [23 : 0] cnt_reg;
reg [ 3 : 0] light_reg;
always @ (posedge clk)
begin
if (rst)
cnt_reg <= 0;
else
cnt_reg <= + 1;
end
always @ (posedge clk)
begin
if (rst)
light_reg <= 4'b0001;
else if (cnt_reg == 24'hffffff) begin
if (light_reg == 4'b1000)
light_reg <= 4'b0001;
else
light_reg <= light_reg<< 1;
end
end
assign led = light_reg;
endmodule
我用的是basys3。
浏览 4.4k
已采纳
在下面的verilog中rst应该分配什么引脚
- 写回答
- 好问题 提建议
- 追加酬金
- 关注问题
- 分享
- 邀请回答
微信扫一扫3条回答 默认 最新
相关推荐 更多相似问题
- 2016-08-11 07:26回答 3 已采纳 在按键有空余的情况下，用按键就可以，直接找一个空余按键对应管脚的名称链接起来就好了！
- 2022-07-30 23:05回答 2 已采纳 module top_module( input [254:0] in, output [7:0] out ); integer i; always @(*) begin out =
- 2022-03-23 21:48回答 2 已采纳 reg o_rdy1_temp1; reg o_rdy1_temp2; wire spadbuffer_out_trigger; always @(posedge clk) begin if
- 2020-10-19 23:39OLED具备自发光、不需背光源、对比度高、厚度薄、视角广、反应速度快、可用于挠曲性面板、使用温度范围广、构造及制程较简单等优异特性，被认为是下一代的平面显示器新兴应用技术。目前OLED的驱动大部分都是基于STM...
- 2020-11-09 19:10采用SOPC 技术，将PowerPC 405 硬核处理器与总线接口逻辑集成在一片FPGA 上，从而使系统集成度高、功能强大、扩展性强。通过测试表明，系统工作稳定可靠，满足1553B 总线协议标准。 1 引言 数据总线是飞机航电...
- 没有解决我的问题, 去提问
