Lily4801
Lily4801
采纳率100%
2016-08-11 07:26 阅读 4.1k
已采纳

在下面的verilog中rst应该分配什么引脚

5

module following_led(
input clk,
input rst,
output [3:0] led
);
reg [23 : 0] cnt_reg;
reg [ 3 : 0] light_reg;
always @ (posedge clk)
begin
if (rst)
cnt_reg <= 0;
else
cnt_reg <= + 1;
end
always @ (posedge clk)
begin
if (rst)
light_reg <= 4'b0001;
else if (cnt_reg == 24'hffffff) begin
if (light_reg == 4'b1000)
light_reg <= 4'b0001;
else
light_reg <= light_reg<< 1;
end
end
assign led = light_reg;
endmodule
我用的是basys3。
图片说明

  • 点赞
  • 写回答
  • 关注问题
  • 收藏
  • 复制链接分享

3条回答 默认 最新

  • 已采纳
    weixin_40447100 East_Leegege 2017-10-29 06:51

    在按键有空余的情况下,用按键就可以,直接找一个空余按键对应管脚的名称链接起来就好了!

    点赞 1 评论 复制链接分享
  • lovesjs1988 方成1988 2016-08-24 01:16

    你这个rst是用的FPGA一个引脚接了按钮吧?那就是那个按钮对应引脚

    点赞 1 评论 复制链接分享
  • qq_33436256 苏小士 2018-04-10 08:13

    RST 是高电平复位引脚 接到按键不安下去是低电平的那个按键 没有的话 就取反

    点赞 评论 复制链接分享

相关推荐