verilog中使用begin end和不使用begin end有什么区别？

写回答
好问题 0 提建议
关注问题
分享
邀请回答
编辑收藏删除
收藏举报

1条回答默认最新

关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
老皮芽子 2021-12-04 09:43
关注
和c语言的{}一样。
不用begin end 只能写一条执行语句。
当需要执行多条指令时，必须要用begin end

本回答被题主选为最佳回答 , 对您是否有帮助呢?

解决 2
无用
评论打赏
分享
举报
编辑

预览
轻敲空格完成输入
显示为

卡片

标题

链接
评论

按下Enter换行，Ctrl+Enter发表内容

编辑

预览

报告相同问题？

关注问题

Verilog中的状态机问题-->输出到底是什么时候输出？ fpga开发单片机嵌入式硬件
2023-02-26 03:41

回答 3 已采纳以下答案引用自GPT-3大模型,请合理使用：答案：第一种： always @(*) begin out<=state==D?1:0; end 因为当当前状态为D时，o
verilog 中乘法除法能不能直接在表达式中使用？比如 a <= b*c; d <= b/c; fpga开发
2022-08-27 01:26

回答 2 已采纳能用，楼上说的对，只要芯片资源够，怎么用都行。但是也不能随便用，否则一些 DSP、乘法 IP、除法 IP 就没啥意思了。按你的举例always@(posedge clk)begin a <= b
verilog语言做呼吸灯仿真，为啥仿真结果中有的变量一开始没有显示？ fpga开发测试工具
2022-03-29 13:58

回答 2 已采纳代码没问题能仿真，可能是仿真软件安装设置问题led 输出非常窄的脉冲，仿真能看见，实际在板子上 LED 几乎不亮。需要改
Verilog中 begin end语句在组合逻辑电路和时序逻辑电路中的差异点
2023-10-28 14:32

gongrenmin1986的博客 Verilog中分阻塞赋值和非阻塞赋值两种，组合逻辑一般用阻塞赋值(=)，此时使用begin···end语句，将一条执行完再执行下一句，即顺序执行。\n而时序逻辑多是并行执行(在时钟边沿到来同时触发)，一般用非阻塞赋值()，...
Verilog如何实现同一个RAM中存放不同的数据？ fpga开发嵌入式硬件开发语言
2022-02-17 06:38

回答 2 已采纳图文看得我有点疑惑，ram的数据位宽明显是14位啊，8位最大数值只能到255。题主你想表达的是不是，一个数据位宽为14bit的ram，8个一组读写（一组数据位宽为14*8=112bit），共2268
如何用verilog语言实现对一段信号脉冲个数和脉冲宽度的统计呢？ fpga开发嵌入式硬件开发语言
2021-09-03 08:19

回答 2 已采纳 module edge_detect( input clk, input rst, input sig, output pos_edge, output n
verilog 堵塞和非堵塞的区别 fpga开发嵌入式硬件
2022-10-15 08:27

回答 1 已采纳这俩模块虽然是用了堵塞和非堵塞的赋值，但是在 always@(posedge clk) 模块中没有迭代，而是在时钟的边沿触发。这俩模块没区别。综合后的电路也会使一样的没区别。在 always@(pos
verilog中何时使用begin—end
2025-03-23 07:37

0基础学习者的博客单条语句：不需要begin和end即可正常工作。多条语句必须用begin和end包裹起来以确保所有期望内的指令都被包含在同一上下文中被执行。
quartus使用时RTL viewer只有输入和输出，没有中间的器件是怎么回事？开发语言
2020-07-02 01:12

回答 2 已采纳 https://zhidao.baidu.com/question/121523392.html
verilog中的定义端口问题 fpga开发硬件工程
2021-12-05 15:51

回答 2 已采纳 case({sr9,sr8,sr7,sr6,sr5,sr4,sr3,sr2,sr1,sr0})在这条语句前加个 else 改成这样就没 latch 的警告了else case({sr9,sr8,sr7
Verilog如何实现在某特定边沿触发开始计数？ fpga开发嵌入式硬件
2022-03-23 13:48

回答 2 已采纳 reg o_rdy1_temp1; reg o_rdy1_temp2; wire spadbuffer_out_trigger; always @(posedge clk) begin if
Verilog中begin...end和fork....join的区别和用法
2022-07-18 15:20

Doreen Zou的博客 Verilog中begin...end和fork....join的区别和用法
Verilog语句中中begin-end标志和fork-join标志区别
2022-03-14 13:34

马宝-dd的博客 begin-end和fork-join区别
initial begin end 和always语句区别
2024-05-22 13:21

m0_71354184的博客 / while ，repeat ，for 循环。always @ (<敏感信号表达式>)begin。// task ，function 调用。
verilog时序逻辑一个begin end中，一个信号被两条语句赋值
2024-06-02 08:39

xiaoxin2ciyuan的博客查看代码时，发现有的代码，在一个时序逻辑的begin end中，一个信号第一步被赋值为0，第二步又被case语句赋值。综合出来的电路长这个样子：根据自己以往的经验而言，该代码是有问题的，这样写的话在编译时，应该会被...
没有解决我的问题, 去提问

问题事件

关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
系统已结题 3月26日
关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
已采纳回答 3月19日
关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
创建了问题 12月4日

verilog中使用begin end和不使用begin end有什么区别？

1条回答 默认 最新

问题事件

1条回答默认最新