ZmCxf 2021-12-04 15:32 采纳率: 100%
浏览 353
已结题

verilog中使用begin end和不使用begin end有什么区别？

verilog中使用begin end和不使用begin end有什么区别？

  • 写回答

1条回答 默认 最新

  • 老皮芽子 2021-12-04 17:43
    关注

    和c语言的{}一样。
    不用begin end 只能写一条执行语句。
    当需要执行多条指令时，必须要用begin end

    本回答被题主选为最佳回答 , 对您是否有帮助呢?
    评论

报告相同问题？

问题事件

  • 系统已结题 3月27日
  • 已采纳回答 3月19日
  • 创建了问题 12月4日

悬赏问题

  • ¥15 乌班图ip地址配置及远程SSH
  • ¥15 怎么让点阵屏显示静态爱心，用keiluVision5写出让点阵屏显示静态爱心的代码，越快越好
  • ¥15 PSPICE制作一个加法器
  • ¥15 javaweb项目无法正常跳转
  • ¥15 VMBox虚拟机无法访问
  • ¥15 skd显示找不到头文件
  • ¥15 机器视觉中图片中长度与真实长度的关系
  • ¥15 fastreport table 怎么只让每页的最下面和最顶部有横线
  • ¥15 java 的protected权限 ，问题在注释里
  • ¥15 这个是哪里有问题啊？