问题如标题所示，
采用的是XILINX的virtex 6芯片
网口程序在原本V6核里面的tri emac IP core中添加自己的UDP封装
抓不到发送的数据包
直接用IP核附带的example程序也不行
求大神指导啊......
FPGA向PC网口发送数据，已按UDP封装，但用抓包工具找不到发送的数据包，怎么破啊？
- 写回答
- 好问题 0 提建议
- 追加酬金
- 关注问题
分享- 邀请回答
-
0条回答 默认 最新
- 2022-06-07 20:27回答 2 已采纳 手机看代码费劲。仿真图细节看不到，串口发送数据的波形看不到。发送代码中96/102这两行代码 Tx_done <= 1'b0;去掉，不允许多处赋值。别的代码有什么问题看不出来。明天在电脑上看看吧
- 2022-04-13 10:52回答 1 已采纳 找个带端口镜像的交换机，或者其它有类似功能的设备，通过电脑监听两个板子之间的通讯数据，看是发送问题还是接收处理问题。另外，你说的收到了前导码，MAC地址，这个应该是FPGA那边收到的吧，STM32应该
- 2022-04-09 18:17回答 1 已采纳 模块端口语法错误把21行左括号右边的全删掉，要留下左括号把24行的逗号换成右括号
- 2023-09-22 20:00C.V-Pupil的博客 本章将讲解千兆以太网传输层 UDP 协议的相关内容。学习 UDP 层协议的内容，核心也是明确该协议的数据字段格式。在此基础上，理解其“不可靠、无连接”的传输特性。同时，结合前面章节的内容，进一步深化理解用户数据...
- 2023-02-07 22:55回答 1 已采纳 该回答引用ChatGPT是的，通常在处理音频数据时，AD转换后得到的数据是无符号数，需要先在FPGA中将其转换为有符号数再进行处理，最后再转换回无符号数并发送给DA转换进行输出
- 2021-12-25 15:02回答 1 已采纳 我之前也遇到过这个问题，通过这个解决了，你可以借鉴一下。https://support.xilinx.com/s/question/0D52E00006hpp7v/dputrd%E7%BC%96%E8
- 2023-02-19 19:30回答 1 已采纳 ERASE FAILED错误通常意味着无法从Flash中擦除数据，可能是由于以下原因之一： 错误的Flash大小或起始地址：请确保使用的Flash大小和起始地址与实际硬件匹配。如果Flash大小或起始
- 2022-09-08 17:32青青豌豆的博客 在依次设计完以太网首部解析模块、ARP数据解析模块、IP首部解析模块、UDP数据解析模块后，只剩下ICMP数据解析模块了，在这个模块中我们主要实现PC端发起的ping功能，也是ICMP帧中最常用和最关键的功能，ICMP是TCP/IP...
- 2022-04-27 14:06回答 2 已采纳 没有你这个版本的软件，试试assignments--setting，这个页面有没有。仿真基本都是用modelsim，很少有人用自带仿真器
- 2023-04-20 08:55回答 3 已采纳 以下答案由GPT-3.5大模型与博主波罗歌共同编写：要实现RS485通信功能，首先需要了解RS485协议和FPGA的串口通信技术。RS485是一种传输速率高、适用范围广的工业通信协议，支持多机通信和远
- 2022-11-24 11:42回答 1 已采纳 仿真是帮你了解发现代码中的错误一些简单的代码可能不需要仿真当一个稍微复杂一点的代码，在写代码的过程中不出错是小概率事件，出错是正常的。我们在进行仿真时能查看我们代码中的所有信号的变化。这对我们找BUG
- 2022-06-17 20:58CHN_Joker的博客 FPGA通信第二篇--UDP
- 2023-02-05 12:53回答 1 已采纳 点击右侧采纳即可：AN706是一个模拟数字转换器（ADC），可以用于采集音频信号。可以通过将麦克风或其他音频输入连接到ADC的输入，然后通过数字接口将采集到的信号传输到其他设备进行处理。 AN9767
- 2023-10-08 21:30C.V-Pupil的博客 在前面我们对以太网 UDP 帧格式做了讲解，UDP 帧格式包括前导码+帧界定符、以太网头部数据、IP 头部数据、UDP 头部数据、UDP 数据、FCS 数据，以太网接收模块同样是按照该格式接收数据。
- 2020-06-25 09:48撕裂的牛仔裤的博客 FPGA数据处理中常用的一些IP核有网口ETH核、DDR核、CORDIC核、DDS核、加法器、乘法器、滤波器IP、FFT等IP核，这些IP核熟练使用能减少很多工作量和提高代码的稳定性。这些IP核的配置比较简单，但是如何正确使确是个很...
- 没有解决我的问题, 去提问
