Verilog初学者的有关always的一些问题，希望大佬们麻烦解决一下，谢谢

在Verilog HDL中的always@(敏感事件列表)里，如果想要将电平敏感信号和边沿敏感信号放到一起应该如何处理？比如说我现在假想是always @(negedge rst or posedge clk or waiter)这样判断，waiter是在1时触发，但是这样写肯定是不能成功编译的，那么要想实现这样的功能应该如何改写呢？

写回答
好问题 0 提建议
追加酬金
关注问题
分享
邀请回答
编辑收藏删除
收藏举报

5条回答默认最新

关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
dabocaiqq 2018-06-15 03:27
关注
https://zhidao.baidu.com/question/392362702.html

解决无用
评论打赏
分享
举报

评论

按下Enter换行，Ctrl+Enter发表内容

报告相同问题？

关注问题

编写Verilog中assign和always中间出现的问题 fpga开发
2022-10-16 21:55

回答 1 已采纳 1. always 中是不能插入 assign 语句 2. led 在 always 中赋值后，就不能在其他的 always 或 assign中赋值 3. 你可以定义一个中间值,再用 assign 赋
Verilog中always语法错误 fpga开发其他开发语言
2022-06-15 20:59

回答 1 已采纳代码毛病比较多 module dds ( clk , reset , div , choose , data ); input [5:0] div ; input [1:0] choose ;
Verilog中遇到的一些问题 fpga开发
2022-10-16 22:18

回答 1 已采纳 always 中是不能插入 assign 语句led 在 always 中赋值后，就不能在其他的 always 或 assign中赋值你可以定义一个中间值,再用 assign 赋值 module mx
Verilog语法入门,初学者必看.pdf
2019-10-30 15:00

Verilog语法入门,初学者必看
Verilog的always语句疑惑 fpga开发
2022-05-19 19:10

回答 2 已采纳 1.分成不同的模块方便设计也方便后序的更新，输入输出端口更加明确，而且可以例化使用多个相同的module。2.*指的是所有的变量变动3.同级的，每个always模块是独立的，不可以在多个always模
verilog中的定义端口问题 fpga开发硬件工程
2021-12-05 23:51

回答 2 已采纳 case({sr9,sr8,sr7,sr6,sr5,sr4,sr3,sr2,sr1,sr0})在这条语句前加个 else 改成这样就没 latch 的警告了else case({sr9,sr8,sr7
FPGA的verilog语言关于小数计算的问题？ fpga开发
2022-01-03 10:23

回答 1 已采纳 verilog 没有浮点数的定义，要实现小数，可以用定浮点的办法。比如将一个小数放大 2^N 倍后去处理。比如将一个小数放大256倍后，最后的8位是小数部分。假设我们只看这最后的8位，小数部分。000
Verilog初级教程（10）Verilog的always块
2020-07-12 01:57

李锐博恩的博客 always块是Verilog中的程序块之一。always块内的语句是按顺序执行的。
verilog 语法问题 fpga开发
2022-10-09 23:56

回答 1 已采纳放上面错误，else 逻辑后面只有这一条语句有效的执行了else 逻辑。放下面正确，else 逻辑后面这一堆语句均有效的执行了else 逻辑。
Verilog HDL程序遇到的输出问题 fpga开发
2022-02-25 22:13

回答 1 已采纳 module top_module ( input [2:0] in, //三位输入 output [1:0] out //统计输出 ); intege
verilog入门简单问题硬件工程
2022-05-31 20:45

回答 2 已采纳程序的功能就是clrn为低的时候清零，当wen为低的时候写入数据，把d的信号写入给p，然后q输出当前p的内容。测试程序的话可以看一下下面的例子，对于这个模块其实能体现出清零和写入的功能就可以https
Verilog实现的十进制加减乘除（初学者）
2017-12-10 13:23

实现的简单的Verilog进行十进制加减乘除，适合初学者。
verilog 流水灯部分问题 arm stm32 单片机
2023-04-11 23:30

回答 1 已采纳以下内容部分参考ChatGPT模型：你的代码中缺少时钟信号的控制，可能导致仿真时rst=0后停止运行。你需要添加时钟信号，并在时钟上升沿或下降沿控制灯的状态改变。以下是一个简单的例子： modul
verilog中应该避免多源驱动
2020-08-05 00:31

对于一个module中同一个输入输出或者变量在一个always语句中赋值。同时为了增强代码的可读性，在一个always语句中也只对一个变量赋值。
verilog-设计135个经典实例-fpga初学者适用
2018-10-02 16:05

verilog-设计135个经典实例-fpga初学者适用 verilog-设计135个经典实例-fpga初学者适用
没有解决我的问题, 去提问

悬赏问题

¥15 执行 virtuoso 命令后，界面没有，cadence 启动不起来
¥50 comfyui下连接animatediff节点生成视频质量非常差的原因
¥20 有关区间dp的问题求解
¥15 多电路系统共用电源的串扰问题
¥15 slam rangenet++配置
¥15 有没有研究水声通信方面的帮我改俩matlab代码
¥15 ubuntu子系统密码忘记
¥15 保护模式-系统加载-段寄存器
¥15 电脑桌面设定一个区域禁止鼠标操作
¥15 求NPF226060磁芯的详细资料

Verilog初学者的有关always的一些问题，希望大佬们麻烦解决一下，谢谢

5条回答 默认 最新

悬赏问题

5条回答默认最新