fpga输入时钟和仿真出来的结果不一样

面试遇到的问题，比如输入100M时钟，PLL分出来的，仿真变成了80M，这是为什么？

写回答
好问题 0 提建议
追加酬金
关注问题
分享
邀请回答
编辑收藏删除
收藏举报

报告相同问题？

关注问题

fpga仿真不太对 verilog fpga开发
2023-03-19 14:06

回答 2 已采纳你这相当于一个周期循环一次，而你的tb给的num+1是每个周期+1，这样还没来得及循环，num就变了，自然always没循环起来楼上将你的num的时间拖得足够长，这样always块自然就跑起来了，有循
做fpga开发，使用verilog语言开发为什么还要进行仿真呢？ fpga开发
2022-11-24 11:42

回答 1 已采纳仿真是帮你了解发现代码中的错误一些简单的代码可能不需要仿真当一个稍微复杂一点的代码，在写代码的过程中不出错是小概率事件，出错是正常的。我们在进行仿真时能查看我们代码中的所有信号的变化。这对我们找BUG
如何对FPGA跨时钟域进行时序约束呢 fpga开发
2022-09-15 21:09

回答 1 已采纳只需要对异步 FIFO 读写的两个时钟做约束就行
Xilinx FPGA全局时钟和局部时钟
2022-01-02 20:13

一个早起的程序员的博客 “全局时钟和第二全局时钟资源”是FPGA同步设计的一个重要概念。合理利用该资源可以改善设计的综合和实现效果；如果使用不当，不但会影响设计的工作频率和稳定性等，甚至会导致设计的综合、实现过程出错。Xilinx ...
有几个关于fpga的基础问题黑盒仿真，建立保持时间，和仿真覆盖理论。 fpga开发硬件工程问答团队
2023-01-28 15:34

回答 5 已采纳 1.FPGA的黑盒仿真是指使用FPGA来模拟系统的行为，但是不暴露其内部结构和实现细节。对应的是白盒仿真，它提供了系统的内部结构和实现细节。2.FPGA（可编程逻辑器件）可以通过设计时钟延迟线或使用内
fpga gtp无时钟信号输出的问题 fpga开发
2023-02-16 14:02

回答 9 已采纳时间有些久，以前也遇到这个问题。有些映像VIVADO 的 GTP 的仿真非常慢，我记得需要跑 1 小时时间才能看到正确的波形。可能以前的电脑慢些。你耐心多等会吧。
fpga串口发送的数据为什么仿真正确，串口调试工具上却不断的显示00？？ fpga开发前端硬件工程
2022-06-07 20:27

回答 2 已采纳手机看代码费劲。仿真图细节看不到，串口发送数据的波形看不到。发送代码中96/102这两行代码 Tx_done <= 1'b0;去掉，不允许多处赋值。别的代码有什么问题看不出来。明天在电脑上看看吧
FPGA开发中的各种仿真——行为仿真、功能仿真、时序仿真
2022-04-28 10:04

一只活蹦乱跳的大鲤鱼的博客 FPGA学习-RTL行为级仿真、综合后门级功能仿真和时序仿真的区别行为仿真写完设计源文件（.V或.VHDL）、tb文件之后，不综合，直接进行仿真，比如在vivado中，写完文件就是直接执行了了behavior仿真还没有综合，...
FPGA测频不准，对系统时钟的计数少几十 fpga开发 stm32
2021-11-15 17:04

回答 1 已采纳一般普通的晶体振荡器的精度在 50~100ppm,(百万分之一)，按50ppm算100MHz误差为+/-5000Hz100000000*50/1000000=5000Hz你的测量精度在1000Hz,不
FPGA输出时钟的电压摆幅过小人工智能开发语言
2020-05-19 17:46

回答 1 已采纳首先你要确定你测量时钟电压摆幅的设备(示波器等)的量程。按我的经验采用大于200MHz的示波器不会出现你说的现象。但是用100MHz的示波器就会出现你说的现象。我用100MHz示波器测量1
FPGA开发板问题？XC7A100TFGG484-2芯片输入LVPECL差分信号 fpga开发硬件工程
2021-12-16 10:56

回答 1 已采纳 XC7A 没有 LVPECL 的管脚，3.3V 可以采用 TMDS33(lvds)LVDS 与 LVPECL 可以通过电阻电容匹配后互连。这个链接是 LVDS 与 LVPECL 互连的文章 htt
FPGA 仿真与实际不一样，仿真没有打拍，仿真时钟问题。
2021-04-30 11:15

时空默契_yxg的博客代码明明有打拍但仿真却没有打...不使用驱动仿真文件中信号生成的时钟作为仿真时钟，使用一个与它不同相的时钟作为仿真时钟。比如clk_1在仿真文件内部用于产生仿真信号。与clk_1不同相的clk_2作为仿真时钟输出。 ...
Modelsim仿真不出来波形，不知道.v文件程序错在哪 fpga开发
2022-11-11 18:14

回答 1 已采纳 1：fenpin13 奇数分频，需要用上升沿和下降沿分别计数分频后再合成第二个分频改用 always @(negedge clk)2：仿真部分，复位信号时间太短3：仿真部分，复位信号有效时要有时钟触发
FPGA仿真与上板实测不一致可能的一点问题
2023-10-05 18:38

消灭不及格.的博客第二段在仿真时可以正常运行，但在板上却没办法给PC赋成新的值，所以在写verilog的时候还是尽量使用位运算，上板子不容易出现这种错误，明明逻辑正确但无法得到预期结果。这两段代码在仿真时都可以通过，但上板后却...
零基础学FPGA（六）：FPGA时钟架构（Xilinx为例，完整解读）
2022-11-14 19:27

千歌叹尽执夏的博客不知不觉已经离开校园，工作了4个月。... 何为FPGA，其实应该从FPGA的架构开始了解起，FPGA的基本组成，时钟单元结构等等。囫囵吞枣，洋洋洒洒写了半个月，借鉴了很多文章，有不懂的，可以一起探讨！
没有解决我的问题, 去提问

问题事件

关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
系统已结题 12月4日
关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
创建了问题 11月26日

悬赏问题

¥15 关于#单片机#的问题：以ATMEGA128或相近型号单片机为控制器设计直流电机调速的闭环控制系统（相关搜索：设计报告|软件设计|流程图）
¥15 打开软件提示错误：failed to get wglChoosePixelFormatARB
¥30 电脑误删了手机的照片怎么恢复？
¥15 (标签-python|关键词-char)
¥15 python+selenium，在新增时弹出了一个输入框
¥15 苹果验机结果的api接口哪里有？？单次调用1毛钱及以下。
¥20 学生成绩管理系统设计
¥15 来一个cc穿盾脚本开发者
¥15 CST2023安装报错
¥15 使用diffusionbert生成文字结果是PAD和UNK怎么办

fpga输入时钟和仿真出来的结果不一样

0条回答 默认 最新

问题事件

悬赏问题

0条回答默认最新