verilog中generate for语句可以作顺序语句吗？

写回答
好问题 0 提建议
追加酬金
关注问题
分享
邀请回答
编辑收藏删除结题
收藏举报

1条回答默认最新

关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
老皮芽子 2021-12-20 21:11
关注
for 的运用，堵塞赋值有可能是顺序语句。多数是并行的。具体的需要看代码，不是绝对的。
generate for 应该都用在并行上，还没见过顺序的逻辑。

解决无用
评论打赏
分享
举报编辑记录

评论

按下Enter换行，Ctrl+Enter发表内容

报告相同问题？

关注问题

Verilog语言用case语句中不定态x的用法开发语言
2022-05-22 16:32

回答 1 已采纳不是没有东西，是有个逗号，表示和下一行的那个情况有相同的操作，2'b0x, 2'b0z: 执行的语句；是这个意思
Verilog的always语句疑惑 fpga开发
2022-05-19 19:10

回答 2 已采纳 1.分成不同的模块方便设计也方便后序的更新，输入输出端口更加明确，而且可以例化使用多个相同的module。2.*指的是所有的变量变动3.同级的，每个always模块是独立的，不可以在多个always模
Verilog如何实现同一个RAM中存放不同的数据？ fpga开发嵌入式硬件开发语言
2022-02-17 14:38

回答 2 已采纳图文看得我有点疑惑，ram的数据位宽明显是14位啊，8位最大数值只能到255。题主你想表达的是不是，一个数据位宽为14bit的ram，8个一组读写（一组数据位宽为14*8=112bit），共2268
Verilog：generate-for 语句（用法，及与for语句区别）
2020-08-04 18:20

d_b_的博客文章目录Abtract1、generate语法2、generate常用的几种情况举例说明1). generate-for循环语句2).generate-conditional条件语句3).generate-case分支语句3、Conclusion4、generate-for ...generate语句允许细化时间（El
verilog 中2**x什么意思？ fpga开发
2022-10-16 14:35

回答 2 已采纳对就是2的addr_width次方
Verilog中的状态机问题-->输出到底是什么时候输出？ fpga开发单片机嵌入式硬件
2023-02-26 11:41

回答 3 已采纳以下答案引用自GPT-3大模型,请合理使用：答案：第一种： always @(*) begin out<=state==D?1:0; end 因为当当前状态为D时，o
verilog if语句怎么都不执行 fpga开发
2021-10-15 12:21

回答 1 已采纳代码不全，没办法帮你分析单纯的这点代码没看出啥毛病含代码的帖子最好贴在代码区，看起来会舒服些。可用 C 代码区
Verilog语法之generate for、generate if、generate case
2022-12-08 09:24

孤独的单刀的博客 Verilog语法之generate for、generate if、generate case
Verilog如何实现连续32bit位宽数据转为1bit位宽数据? fpga开发嵌入式硬件开发语言
2022-10-18 23:17

回答 2 已采纳用两级 FIFO 最简单一级FIFO 写32位，读 4 位(最大8:1)二级FIFO 写4位，读 1 位
verilog中的定义端口问题 fpga开发硬件工程
2021-12-05 23:51

回答 2 已采纳 case({sr9,sr8,sr7,sr6,sr5,sr4,sr3,sr2,sr1,sr0})在这条语句前加个 else 改成这样就没 latch 的警告了else case({sr9,sr8,sr7
verilog直接写除号是怎么运算的？ fpga开发硬件工程
2022-09-23 17:24

回答 1 已采纳 1.a=5/2;等效与a=2 会把5/2直接当2处理。2.a=b/7 综合后会优化成乘法，和c 语言优化成魔法数相乘类似。3.a=b/c 综合后会是个除法电路，可能会调用dsp,也可能会是移位想减。与
Verilog中generate的用法
2022-02-25 14:28

Rose Island的博客 generate 语句可以动态地生成 Verilog 代码，常用于编写许多结构相同但参数不同的赋值语句或逻辑语句，方便参数化模块的生成。generate 语句主要有以下三种用途[1]^{[1]}[1]：对矢量中的多个位进行重复操作重复...
verilog中Logic for shiftR[7:0] does not match a standard flip-flop怎么解决？ fpga开发
2021-12-26 15:11

回答 1 已采纳 shiftR 在多个 always 中赋值，是不允许的，相当于多个芯片同时驱动同一个led有的让led亮有的让led灭，信号打架了，短路了，是不允许的。
verilog :generate语句
2021-10-28 20:00

卢卡喵的博客 Verilog generate 语句是用于编写可配置、可综合RTL的强大构造。它可用于创建模块和代码的多个实例化。 generate-for语句： 1.必须有genvar关键字定义for语句的变量。 2.for语句的内容必须加begin和end。 3.for语句...
verilog中generate语句的用法
2019-11-07 11:33

战斗机上的飞行员的博客 generate为verilog中的生成语句，当对矢量中的多个位进行重复操作时，或者当进行多个模块的...Verilog-2001添加了generate循环，允许产生module和primitive的多个实例化，generate语句的最主要功能就是对module、re...
没有解决我的问题, 去提问

问题事件

关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
创建了问题 12月20日

悬赏问题

¥15 powerbuilder中的datawindow数据整合到新的DataWindow
¥20 有人知道这种图怎么画吗？
¥15 pyqt6如何引用qrc文件加载里面的的资源
¥15 安卓JNI项目使用lua上的问题
¥20 RL+GNN解决人员排班问题时梯度消失
¥60 要数控稳压电源测试数据
¥15 能帮我写下这个编程吗
¥15 ikuai客户端l2tp协议链接报终止15信号和无法将p.p.p6转换为我的l2tp线路
¥15 phython读取excel表格报错 ^7个 SyntaxError: invalid syntax 语句报错
¥20 @microsoft/fetch-event-source 流式响应问题

verilog中generate for语句可以作顺序语句吗？

1条回答 默认 最新

问题事件

悬赏问题

1条回答默认最新