小羊11223 2022-05-22 16:32 采纳率: 100%
浏览 140
已结题

Verilog语言用case语句中不定态x的用法

img


有没有人知道这个2´b0x,和2´bx0,为啥后面没有东西
case (sel)
2'b00: y = a;
2'b01: y = b;
2'bx0: y = c;
2'b1x: y = d;
2'bz0: y = e;
2'b1?: y = f;
default : y = g;
endcase
为啥个这种不一样呢，有啥区别或者什么功能吗？

  • 写回答

1条回答 默认 最新

  • 逍遥xiaoy 2022-05-22 19:25
    关注

    不是没有东西，是有个逗号，表示和下一行的那个情况有相同的操作，
    2'b0x, 2'b0z: 执行的语句；
    是这个意思

    本回答被题主选为最佳回答 , 对您是否有帮助呢?
    评论

报告相同问题？

  • Verilog语言语句介绍
    2020-07-27 15:17
    菜的睡不着觉丶的博客 Verilog语言语句介绍结构语句always语句赋值语句条件语句 结构语句 共有两个重要的结构语句 initial 和 always initial 在模块中只执行一次，常用于测试文件的编写，用来产生仿真测试信号（激励信号），或者用于对...
  • Verilog语句
    2022-11-09 20:01
    ~Old的博客 阻塞赋值和非阻塞赋值是C语言所没有的，阻塞语句，如果没有写延迟时间看起来是在同一时刻运行的，但实际上是有先后的，即在前面的先运行，然后再运行下面的语句，阻塞语句的秩序与逻辑行为具有很大的关系，而非阻塞...
  • 编程语言——Verilog语言要素
    2020-07-22 12:19
    染血黑兔的博客 语言要素基础语法定义数据类型系统任务与系统函数编译向导 基础语法 定义 注释 单行注释：以“//”开始倒本行结束，不允许连续 多行注释：以“/* ”开始，以“ */”结束。可以跨越多行，但中间不允许嵌套。 // ===...
  • verilog学习笔记（四）块语句
    2021-04-01 14:29
    bjwhile的博客 本次主要介绍Verilog的块语句概念，块语句对应到高级语言中其实就是多行指令的结构，在C语言等高级语言中由于代码的执行是逐行完成的，而硬件语言涉及到逻辑电路的控制，同步与异步指令的执行效果会有很大差异，因
  • FPGA编程语言——verilog语法详解
    2023-05-17 10:30
    Hack电子的博客 来源：网络素材Verilog语法的基本概念一、Verilog HDLVerilog HDL是一种用于数字系统设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型也称为模块。Verilog HDL既是一种行为描述的语言也是一种...
  • Verilog硬件设计语言思维导图
    2021-09-15 20:17
    ZHE980121的博客 Verilog硬件设计语言 暑假期间总结的，内容都比较基础，可用作基础复习！文章最下方有思维导图PDF版本下载链接！ 再长的路，一步步也能走完，再短的路，不迈开双脚也无法到达。 01逻辑值 逻辑 0 表示低电平，也就是...
  • 看思维导图：一文带你学Verilog HDL语言
    2021-06-23 17:34
    OpenFPGA的博客 [导读] 基于FPGA的SOC在嵌入式系统应用越来越广了，往往一个复杂系统使用一个单芯片基于FPGA的SOC就搞定了。比较流行的方案主要有Altera/xilinx两家的方案。要用这样的方...
  • Verilog HDL语言基础知识
    2023-11-05 20:18
    Fitz&的博客 而在casex语句中，则把这种处理方式进一步扩展到对x的处理，即如果比较的双方有一方的某些位的值是x或z，那么这些位的比较就不予考虑。相等运算符(= =)和全等运算符(= = =)的区别是参与比较的两个操作数必须逐位相等...
  • Verilog程序设计
    2020-08-08 18:05
    天王星Uranus的博客 新手友好的Verilog程序设计，从0到实战。
  • Verilog循环语句、always块与assign不能共存的原因、以及generate语句的介绍及用法
    2022-09-12 19:02
    wo~he!的博客 Verilog基础知识
  • Verilog基本语法
    2021-01-13 14:40
    不头秃就继续学的博客 敏感变量表中只要有时钟沿的变化即可，即每次触发输出变化都是时钟沿引起的 数字表示方式 不定态（X态） 常用于判断条件， 如果有影响的话，考虑其是0还是1，不影响的话，不考虑。 =”和“”不同体现在对含有不定制X...
  • 对于Verilog语言的一些总结
    2017-09-08 17:07
    Lt-Simo的博客 1、不使用初始化语句； 2、不使用延时语句； 3、不使用循环次数不确定的语句，如：forever，while等； 4、尽量采用同步方式设计电路； 5、尽量采用行为语句完成设计； 6、always过程块描述组合逻辑，应在敏感...
  • HDL verilog 常用编程知识点
    2024-01-12 10:10
    清风抚梦了无声的博客 HDL Verilog 常用编程知识点
  • cpld verilog语言学习
    2019-05-22 00:08
    ~菜鸟求学之路~的博客 前段时间自学了Verilog语言，故记录 CPLD语法学习语录 <1>assign用法 assign表示赋值操作，连续性，没有顺序性可言 a,b,c,d分别代表引脚高低电平 module block(a,b,c,d) input a,b; a,b为输入 output c,d;...
  • 没有解决我的问题, 去提问

问题事件

  • 系统已结题 6月1日
  • 已采纳回答 5月24日
  • 创建了问题 5月22日