我的vivado跑起来为什么是这样的

我的这个run behavioral simulation 就是这样的了，怎么弄

写回答
好问题 0 提建议
追加酬金
关注问题
分享
邀请回答
编辑收藏删除
收藏举报

1条回答默认最新

关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
老皮芽子 2022-04-11 20:44
关注
愁死人了，也不贴代码，记得贴在代码区，别截屏。

本回答被题主选为最佳回答 , 对您是否有帮助呢?

解决无用
评论打赏
分享
举报

评论

按下Enter换行，Ctrl+Enter发表内容

报告相同问题？

关注问题

我的vivado跑起来为什么是这样的 fpga开发
2022-04-11 20:15

回答 1 已采纳愁死人了，也不贴代码，记得贴在代码区，别截屏。
为什么Vivado调用的时钟IP无法使用 fpga开发
2022-06-21 13:08

回答 1 已采纳没看见时钟 IP 的 reset 属性这个 reset 缺省属性是高有效估计是这里的问题你的激励文件 rst_n 和这个反了，不匹配，时钟 IP 始终是复位状态。这么改下试试 module Clo
对vivado工程行为仿真，自动暂停？ fpga开发硬件工程
2022-05-11 15:41

回答 1 已采纳把激励文件贴出来，贴在代码区在 Simulation Sources 里面
【ZYNQ】从入门到秃头02 ZYNQ硬件介绍和Vivado开发流程
2021-12-14 10:37

“逛丢一只鞋”的博客文章目录Vivado简介安装Vivado重新安装驱动开发板硬件介绍ZYNQ启动配置时钟配置PS系统时钟源PL系统时钟源PS端的外设USB转串口SD卡槽用户LED用户按键PL端的外设EEPROM 24LC04扩展口J10扩展口J11用户LED用户按键Vivado...
vivado2018在implementatian报错为黑匣子问题 fpga开发
2022-10-16 18:32

回答 1 已采纳 filter_333这个模块vivado没找到，所以不知道具体怎么做Place&Route。之前我遇到过这种情况是只定义了端口，没有具体实现，所以就被当做black box。把这个模块的网表加上就成功
使用vivado dds ip核产生10MhZ的sin与cos 波形有错。 fpga开发硬件工程
2022-05-31 12:17

回答 1 已采纳你看下你的激励文件，时钟的频率被你整错了，看波形文件，你整成20ns 50MHz 的时钟了。看你的IP设置是需要100MHz 时钟的。
Vivado时序约束问题 fpga开发
2022-06-23 12:16

回答 1 已采纳你的约束生效了，没有问题。你最后贴的图中没有 clk_10M_clk_wiz_0 to clk_5M_clk_wiz_0 这一条就说明你的约束生效了。
Vivado开发套件设计笔记（2）——加法器设计——变量（上）
2019-09-05 19:14

GHelpU的博客本博文从最简单的加法器入手，指明了从HLS到Vivado再到SDK的设计过程。
vivado生成400khz时钟 fpga开发
2022-04-28 10:27

回答 1 已采纳可以的，不用担心误差。
vivado pcie ip核工程搭建 fpga开发
2022-05-12 16:52

回答 1 已采纳思路可行，不过myip 模块最好再与pcie之间加个中断信号。myip收到数据后通过中断告诉pcie的主机通过pcie读取数据。我写的一些文章，是关于pcie读写can的，你可以看下，希望能给你有些启
vivado由于launcher time out问题无法打开 fpga开发
2023-02-13 14:04

回答 2 已采纳 "Launcher time out" 错误通常意味着 Vivado 应用程序在启动过程中超时，无法正常加载。这可能是由于以下几个原因造成的：1、系统资源不足：如果系统内存或处理器不足，则可能无法启动
io vivado 怎么查看ps_基于Vivado的嵌入式开发 ——PS+PL实践
2020-12-20 00:57

weixin_39785723的博客基于Vivado的嵌入式开发——PS走起硬件平台：ZedBoard开发工具：Vivado 2014.21、规划废话不多说，依然是流水灯，这次是采用PS+PL实现。功能依旧简单，目标是为了学习IP核的添加方式、熟悉嵌入式系统设计界面、熟悉...
vivado版本问题 fpga开发 windows
2022-04-08 22:43

回答 2 已采纳建议提供一下你每一步执行以及返回结果的截图,还有报错信息最后一张图直接翻译当前的精化设置允许您使用精化的netlist执行I／o规划和约束相关的工作，但是这些设置减慢了netlist精化的速度
FPGA 学习笔记：Vivado 2018.2 MicroBlaze 输出 Hello World
2022-08-28 14:06

张世争的博客 FPGA 学习笔记：Vivado 2018.2 MicroBlaze 输出 Hello World
FPGA学习笔记-1 FPGA原理与开发流程
2023-04-07 15:11

虎慕的博客简单介绍了FPGA发展历史、FPGA内部结构、FPGA开发流程、FPGA调试工具、Verilog语法等。
基于vivado开发xilinx系列FPGA的冷知识（2）——使用ila进行硬件调试
2020-12-26 21:09

RaMMkII的博客第二篇来聊聊FPGA的硬件调试。理论上来说，ISE中自带的chipscope也是可以用的，只是很多时候第三方开发板用10pin的JTAG连不上这个，所以还是老老实实用自带的ila（Integrated Logic Analyzer）工具吧。关于ila的...
Vivado时序报告名词解释
2021-02-03 23:48

宁静致远dream的博客 1.1 Vivado时序报告名词解释 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）Vivado时序报告名词解释； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说...
汽车飞机电子开发原理
2023-12-05 14:15

hursing的博客那为什么晶体管要叫“管”呢？这只是中文的叫法，大概是因为晶体管的前辈——真空管（Vacuum Tube）。按真空管的原理，中文也叫电子管。真空管外形是个管状玻璃瓶，也能实现晶体管的功能，在晶体管发明前就是用于...
VIVADO开发可能遇到的常规问题总结
2019-04-15 10:51

zsmcdut的博客实际上通常开发中会遇到的问题更多是时钟未工作引起的，而和是否为free clock没多大关系，采用第2点的方法就解决了。参考来源： https://blog.csdn.net/yc16032399/article/details/83153952 ...
没有解决我的问题, 去提问

问题事件

关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
系统已结题 4月30日
关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
已采纳回答 4月22日
关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
创建了问题 4月11日

悬赏问题

¥15 可见光定位matlab仿真
¥15 arduino 四自由度机械臂
¥15 wordpress 产品图片 GIF 没法显示
¥15 求三国群英传pl国战时间的修改方法
¥15 matlab代码代写，需写出详细代码，代价私
¥15 ROS系统搭建请教（跨境电商用途）
¥15 AIC3204的示例代码有吗，想用AIC3204测量血氧，找不到相关的代码。
¥20 CST怎么把天线放在座椅环境中并仿真
¥15 任务A：大数据平台搭建（容器环境）怎么做呢？
¥15 YOLOv8obb获取边框坐标时报错AttributeError: 'NoneType' object has no attribute 'xywhr'

我的vivado跑起来为什么是这样的

1条回答 默认 最新

问题事件

悬赏问题

1条回答默认最新