关注
码龄
粉丝数
原力等级 --
被采纳
被点赞
采纳率
la三水
2022-04-11 20:15
采纳率: 76.5%
浏览 51
首页
硬件开发
已结题
我的vivado跑起来为什么是这样的
fpga开发
我的这个run behavioral simulation 就是这样的了,怎么弄
收起
写回答
好问题
0
提建议
关注问题
微信扫一扫
点击复制链接
分享
邀请回答
编辑
收藏
删除
收藏
举报
1
条回答
默认
最新
关注
码龄
粉丝数
原力等级 --
被采纳
被点赞
采纳率
老皮芽子
2022-04-11 20:44
关注
愁死人了,也不贴代码,记得贴在代码区,别截屏。
本回答被题主选为最佳回答
, 对您是否有帮助呢?
本回答被专家选为最佳回答
, 对您是否有帮助呢?
本回答被题主和专家选为最佳回答
, 对您是否有帮助呢?
解决
无用
评论
打赏
微信扫一扫
点击复制链接
分享
举报
评论
按下Enter换行,Ctrl+Enter发表内容
查看更多回答(0条)
向“C知道”追问
报告相同问题?
提交
关注问题
【ZYNQ】从入门到秃头02 ZYNQ硬件介绍和
Vivado
开发流程
2021-12-14 10:37
“逛丢一只鞋”的博客
文章目录
Vivado
简介安装
Vivado
重新安装驱动开发板硬件介绍ZYNQ启动配置时钟配置PS系统时钟源PL系统时钟源PS端的外设USB转串口SD卡槽用户LED用户按键PL端的外设EEPROM 24LC04扩展口J10扩展口J11用户LED用户按键
Vivado
...
智能硬件RISC-V开发
2024-08-21 20:33
平平无奇的Coding Peasant的博客
网上有不少关于RISC-V的开源项目,但是大多都写得很"高深",对于我这种小白来说学习
起来
是非常吃力的,不太适合入门。本项目目前的代码量非常少,是很简单易懂的,对于想入门RISC-V的同学来说是一个很好的参考,...
Vivado
开发套件设计笔记(2)——加法器设计——变量(上)
2019-09-05 19:14
GHelpU的博客
本博文从最简单的加法器入手,指明了从HLS到
Vivado
再到SDK的设计过程。
FPGA学习笔记-1 FPGA原理与开发流程
2023-04-07 15:11
虎慕的博客
简单介绍了FPGA发展历史、FPGA内部结构、FPGA开发流程、FPGA调试工具、Verilog语法等。
io
vivado
怎么查看ps_基于
Vivado
的嵌入式开发 ——PS+PL实践
2020-12-20 00:57
weixin_39785723的博客
基于
Vivado
的嵌入式开发——PS走起硬件平台:ZedBoard开发工具:
Vivado
2014.21、规划废话不多说,依然是流水灯,这次是采用PS+PL实现。功能依旧简单,目标是为了学习IP核的添加方式、熟悉嵌入式系统设计界面、熟悉...
Modelsim与
Vivado
联合仿真问题解决
2024-01-03 01:12
LeeConstantine的博客
后来发现是我一开始进行
Vivado
和Modelsim联合仿真,在D:\modelsim2019.2\modelsim.ini设置的lib地址还是原来。在添加了环境变量值LM_LICENSE_FILElicense路径后,再重启电脑,我的问题得到了解决。
verilog学习——代码实例一:
vivado
编写hello world
2024-04-24 15:21
学习上火的博客
打开
Vivado
集成开发环境,并进入到
Vivado
启动界面,如下所示,可以看到有Quick Start、 Tasks、 Learning Center 三组快速入口。Quick Start:包含有 Create Project(创建工程)、 Open Project(打开工程)、 ...
Vitis2024 HLS项目生成IP核,
Vivado
验证IP核
2025-02-06 18:47
Save Rare Hair的博客
Vitis2024.2使用HLS组件,利用C++编写代码,创建IP核,将IP核导入到
Vivado
中的Block Design,进行后续开发,最后进行综合和实现,在开发板上进行验证。
FPGA MPSOC-5EV高速摄像机+专业显示器功能之
硬件开发
总结记录
2023-06-20 12:54
qq_29479697的博客
MPSOC-FPGA开发之
硬件开发
,我是用5EV,开发一个带HDMIL2.0输入输出显示功能,有6路12G-SDI输入输出显示一个专业显示器。
FPGA 学习笔记:
Vivado
2018.2 MicroBlaze 输出 Hello World
2022-08-28 14:06
zhangsz_sh的博客
FPGA 学习笔记:
Vivado
2018.2 MicroBlaze 输出 Hello World
Vivado
时序报告名词解释
2021-02-03 23:48
宁静致远dream的博客
1.1
Vivado
时序报告名词解释 1.1.1 本节目录 1)本节目录; 2)本节引言; 3)FPGA简介; 4)
Vivado
时序报告名词解释; 5)结束语。 1.1.2 本节引言 “不积跬步,无以至千里;不积小流,无以成江海。就是说...
基于
vivado
开发xilinx系列FPGA的冷知识(2)——使用ila进行硬件调试
2020-12-26 21:09
RaMMkII的博客
第二篇来聊聊FPGA的硬件调试。 理论上来说,ISE中自带的chipscope也是可以用的,只是很多时候第三方开发板用10pin的JTAG连不上这个,所以还是老老实实用自带的ila(Integrated Logic Analyzer)工具吧。 关于ila的...
vivado
+zedboard之初
跑
流水灯(网上大部分教程修改版)
2016-12-31 12:38
###
vivado
+zedboard之初
跑
流水灯(网上大部分教程修改版) #### 知识点一:环境配置与准备工作 在开始任何硬件项目之前,确保所有工具版本与开发板兼容至关重要。本教程中所使用的环境为 **
Vivado
2016.2** 和 **...
汽车飞机电子开发原理
2023-12-05 14:15
小蒙面侠的博客
那为什么晶体管要叫“管”呢?这只是中文的叫法,大概是因为晶体管的前辈——真空管(Vacuum Tube)。按真空管的原理,中文也叫电子管。 真空管外形是个管状玻璃瓶,也能实现晶体管的功能,在晶体管发明前就是用于...
基于
Vivado
的嵌入式开发 ——PS+PL实践
2017-12-21 10:24
weixin_34056162的博客
基于
Vivado
的嵌入式开发 ——PS走起 硬件平台:ZedBoard 开发工具:
Vivado
2014.2 1、规划 废话不多说,依然是流水灯,这次是采用PS+PL实现。 功能依旧简单,目标是为了学习IP核的添加方式、熟悉嵌入式系统...
Vivado
debug记录 2022/11/22
2022-11-22 20:49
西北旺梁朝伟的博客
Vivado
工程debug调试记录
vivado
亚稳态_【转】FPGA内部小数计算
2021-01-30 12:50
幻夜梦屿的博客
FPGA内部计算小数 [转载] 谓定点小数,就是小数点的位置是固定的.我们是要用整数来表示定点小数,由于小数点的位置是固定的,所以就没有... 先以10进制为例.如果我们能够计算12+34=46的话,当然也就能够计算1.2+3.4或者...
DDR3 控制器 MIG IP 详解完整版 (AXI4&
Vivado
&Verilog)
2023-04-11 18:16
C.V-Pupil的博客
DDR系列文章分类地址: (1)DDR3 基础知识分享 (2)DDR3 控制器 MIG IP 详解完整版 (AXI4&
Vivado
&Verilog) (3)DDR3 控制器 MIG IP 详解完整版 (native&
Vivado
&Verilog) (4)基于 DDR3 的串口传图帧缓存系统...
VIVADO
开发可能遇到的常规问题总结
2019-04-15 10:51
zsmcdut的博客
实际上通常开发中会遇到的问题更多是时钟未工作引起的,而和是否为free clock没多大关系,采用第2点的方法就解决了。 参考来源: https://blog.csdn.net/yc16032399/article/details/83153952 ...
没有解决我的问题,
去提问
向专家提问
向AI提问
付费问答(悬赏)服务下线公告
◇ 用户帮助中心
◇ 新手如何提问
◇ 奖惩公告
问题事件
关注
码龄
粉丝数
原力等级 --
被采纳
被点赞
采纳率
系统已结题
4月30日
关注
码龄
粉丝数
原力等级 --
被采纳
被点赞
采纳率
已采纳回答
4月22日
关注
码龄
粉丝数
原力等级 --
被采纳
被点赞
采纳率
创建了问题
4月11日