用vivado和modelsim联合仿真一直不成功,Tcl Console窗口显示有三个错误,就是问题附带的图片展示的那样。窗口的信息显示(vcom-11) could not find mult_gen_v12_9_14,(vcom-1195) could not find expanded name" mult_gen_v12_9_14.mult_gen_v12_9_14"和VHDL Compiler exiting.请问怎么才能解决这三个错误呢?报错的截图如下:
悬赏问题
- ¥15 微信会员卡接入微信支付商户号收款
- ¥15 如何获取烟草零售终端数据
- ¥15 数学建模招标中位数问题
- ¥15 phython路径名过长报错 不知道什么问题
- ¥15 深度学习中模型转换该怎么实现
- ¥15 HLs设计手写数字识别程序编译通不过
- ¥15 Stata外部命令安装问题求帮助!
- ¥15 从键盘随机输入A-H中的一串字符串,用七段数码管方法进行绘制。提交代码及运行截图。
- ¥15 TYPCE母转母,插入认方向
- ¥15 如何用python向钉钉机器人发送可以放大的图片?