用vhdl语言设计（7，4）循环码

要用quartus做用modelsim仿真，用到移位寄存器，和并串转换器

写回答
好问题 0 提建议
追加酬金
关注问题
分享
邀请回答
编辑收藏删除结题
收藏举报

1条回答

关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
qq_34195833 2016-03-07 01:48
关注
解决无用
评论打赏
分享
举报

评论

按下Enter换行，Ctrl+Enter发表内容

报告相同问题？

关注问题

在quartus II软件上基于VHDL语言实现八路彩灯的仿真开发语言
2023-03-09 10:53

回答 6 已采纳该回答引用GPTᴼᴾᴱᴺᴬᴵ以下是基于 VHDL 语言实现八路彩灯的仿真代码： library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGI
vHDL语言的问题不理解布尔逻辑的NOT为什么写代码时是转换成了NAND matlab sql 开发语言
2021-10-14 10:04

回答 1 已采纳 1：这是个 2 输入与非门，并且将 2 个输入 A,B 连在一起合并成 1 个输入，这个输入始终是 A = B 的，不会存在 A 不等于 B 现象，你画的红圈的逻辑是不存在的。2： NOT 为什么
关于VHDL设计，代码报错的一个问题该怎么解决 c语言 fpga开发开发语言
2022-05-22 21:06

回答 1 已采纳不懂VHDL，盲猜是NXT写成NEXT导致错误：
基于VHDL语言的循环码编译码系统的设计
2014-12-15 09:27

基于VHDL语言的循环码编译码系统的设计
VHDL，ISE设计16位运算器，求代码注释？开发语言
2020-06-19 12:22

回答 1 已采纳 IF(ENABLED = '1') THEN--初始化 FINISHED --ADD Y --SUB int_Y := int_A - int_B; if(int_Y = 0) the
EDA技术全减器的VHDL描述 c++ c语言开发语言
2023-04-11 11:20

回答 2 已采纳以下内容部分参考ChatGPT模型：半减器的VHDL描述： library ieee; use ieee.std_logic_1164.all; entity half_subtractor i
Verilog语言用case语句中不定态x的用法开发语言
2022-05-22 16:32

回答 1 已采纳不是没有东西，是有个逗号，表示和下一行的那个情况有相同的操作，2'b0x, 2'b0z: 执行的语句；是这个意思
vhdl语言设计（7，4）循环码编码器
2008-12-03 16:41

用vhdl语言采用时序电路(移位寄存器)的方式实现（7，4）循环码编码器
VHDL转Verilog linux
2023-04-23 17:12

回答 1 已采纳有一些在Linux环境下可用的VHDL转换为Verilog的工具，其中一些比较常见的包括： GHDL：GHDL是一个免费的VHDL仿真器，也可以将VHDL代码转换为Verilog代码。它是在GNU通用
VHDL错误：Error (10500): VHDL syntax error at adff.vhd(16) near text "process"; expecting "if"
2018-11-06 04:47

回答 1 已采纳 https://zhidao.baidu.com/question/694067528006396244.html
vhdl入门问题提问 fpga开发
2022-10-11 16:11

回答 1 已采纳 module key_new( input wire sclk, input wire rst_n,
CRC.rar_crc_vhdl crc_单片机 循环码
2022-09-22 17:36

循环冗余码校验（CRC）是一种可靠性很高的串行数据校验方法。介质循环冗余码校验的基本原理，并分别用单片机和CPLD作了循环冗余码验的软件实现和硬件实现。包括汇编语言和VHDL语言源程序
FPGA VHDL 中的一个警告如何去掉
2015-09-10 03:15

回答 2 已采纳我觉得这和你注不注释没关系，warning的意思是你综合出了锁存器，这个可能产生时序错误。你可以试试边沿触发，应该就没这个警告了
通信原理课程设计——基于VHDL语言的（7，4）汉明码编译码的设计
2009-03-28 21:30

本文主要介绍利用ALTERA公司的Quartus II软件实现（7，4）汉明码的编码和译码的设计，设计共分为三个模块：m序列产生与分组模块、编码模块、译码模块，实现m序列的分组输出。在QuartusII编辑环境下用VHDL文本输入的...
循环冗余校验码的单片机及 CPLD实现
2020-08-14 04:19

循环冗余码校验（CRC）是一种可靠性很高的串行数据校验方法。介绍循环冗余码校验的基本原理，并分别用单片机和 CPLD作了循环冗余码验的软件实现和硬件实现。包括汇编语言和VHDL语言源程序。
用VHDL语言在EDA板上使用数码管显示数字
2021-04-26 19:53

欢乐的Chesspieces的博客用VHDL语言在EDA板上使用数码管显示数字使用板如下，是8管脚的数码管：如图所示，有八个输入：因此在定义实体的时候需要有八个输出： ENTITY seg7 IS PORT( bcd: IN STD_LOGIC_VECTOR (3 DOWNTO 0); a,b,c,d...
VHDL程序设计教程练习
2022-03-25 20:04

一点一点的进步的博客 VHDL 语言：VHDL语言的英文全名是Very High Speed Integrated Circuit Hardware Description Language，即超高速集成电路硬件描述语言。电子系统硬件行为描述、结构描述、数据流描述的语言。利用硬件描述语言可以...
VHDL设计时钟，产生时分秒信号并用数码管显示
2021-01-26 18:14

核聚变Q的博客本文主要介绍如何用VHDL设计一个时钟（可以产生时分秒的信号），然后用数码管显示出时分秒。设计思路：设计两个模块，一个模块负责产生时分秒的信号，另一个模块负责驱动数码管显示出时分秒的时间。然后在顶层模块...
没有解决我的问题, 去提问

悬赏问题

¥15 c程序不知道为什么得不到结果
¥40 复杂的限制性的商函数处理
¥15 程序不包含适用于入口点的静态Main方法
¥15 素材场景中光线烘焙后灯光失效
¥15 请教一下各位，为什么我这个没有实现模拟点击
¥15 执行 virtuoso 命令后，界面没有，cadence 启动不起来
¥50 comfyui下连接animatediff节点生成视频质量非常差的原因
¥20 有关区间dp的问题求解
¥15 多电路系统共用电源的串扰问题
¥15 slam rangenet++配置