vHDL语言的问题不理解布尔逻辑的NOT为什么写代码时是转换成了NAND

第一个是关于vHDL
比如这个明明b为1 输出为1 两个相等为什么是NOT呢？
不理解布尔逻辑的NOT为什么写代码时是转换成了NAND

报告相同问题？

关注问题

vHDL语言的问题不理解布尔逻辑的NOT为什么写代码时是转换成了NAND matlab sql 开发语言
2021-10-14 10:04

回答 1 已采纳 1：这是个 2 输入与非门，并且将 2 个输入 A,B 连在一起合并成 1 个输入，这个输入始终是 A = B 的，不会存在 A 不等于 B 现象，你画的红圈的逻辑是不存在的。2： NOT 为什么
在quartus II软件上基于VHDL语言实现八路彩灯的仿真开发语言
2023-03-09 10:53

回答 6 已采纳该回答引用GPTᴼᴾᴱᴺᴬᴵ以下是基于 VHDL 语言实现八路彩灯的仿真代码： library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGI
关于VHDL设计，代码报错的一个问题该怎么解决 c语言 fpga开发开发语言
2022-05-22 21:06

回答 1 已采纳不懂VHDL，盲猜是NXT写成NEXT导致错误：
例说Verilog HDL和VHDL区别，助你选择适合自己的硬件描述语言
2021-07-05 11:27

碎碎思的博客如果你搜索Verilog和VHDL的区别，你会看到很多讨论这场HDL语言战争的区别页面，但大多数都很简短，没有很好地举例说明，不方便初学者或学生理解。Verilog和VHDL之间的区别将在...
没有解决我的问题, 去提问