关注
码龄
粉丝数
原力等级 --
被采纳
被点赞
采纳率
m0_62267751
2021-10-14 10:04
采纳率: 86.5%
浏览 42
首页
编程语言
已结题
vHDL语言的问题 不理解布尔逻辑的NOT为什么写代码时是转换成了NAND
matlab
开发语言
sql
第一个是关于vHDL
比如这个明明b为1 输出为1 两个相等 为什么是NOT呢?
不理解布尔逻辑的NOT为什么写代码时是转换成了NAND
收起
写回答
好问题
0
提建议
追加酬金
关注问题
微信扫一扫
点击复制链接
分享
邀请回答
编辑
收藏
删除
收藏
举报
追加酬金
(90%的用户在追加酬金后获得了解决方案)
当前问题酬金
¥
0
(可追加 ¥500)
支付方式
余额支付
余额:
¥ 499
扫码支付
提供问题酬金的用户不参与问题酬金结算和分配
支付即为同意
《付费问题酬金结算规则》
确认追加
1
条回答
默认
最新
查看更多回答(-1条)
报告相同问题?
提交
关注问题
相关推荐
更多相似问题
vHDL
语言
的
问题
不
理解
布尔
逻辑
的NOT为什么
写
代码
时
是
转换成
了
NAN
D
matlab
sql
开发语言
2021-10-14 10:04
回答 1
已采纳
1: 这是个 2 输入与非门,并且将 2 个输入 A,B 连在一起合并成 1 个输入,这个输入始终是 A = B 的,不会存在 A 不等于 B 现象,你画的红圈的
逻辑
是不存在的。2: NOT 为什么
在quartus II软件上基于
VHDL
语言
实现八路彩灯的仿真
开发语言
2023-03-09 10:53
回答 6
已采纳
该回答引用GPTᴼᴾᴱᴺᴬᴵ以下是基于
VHDL
语言
实现八路彩灯的仿真
代码
: library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGI
关于
VHDL
设计,
代码
报错的一个
问题
该怎么解决
c语言
fpga开发
开发语言
2022-05-22 21:06
回答 1
已采纳
不懂
VHDL
,盲猜是NXT
写
成NEXT导致错误:
例说Verilog HDL和
VHDL
区别,助你选择适合自己的硬件描述
语言
2021-07-05 11:27
碎碎思的博客
如果你搜索Verilog和
VHDL
的区别,你会看到很多讨论这场HDL
语言
战争的区别页面,但大多数都很简短,没有很好地举例说明,不方便初学者或学生
理解
。Verilog和
VHDL
之间的区别将在...
没有解决我的问题,
去提问
点击登录
提问题
◇ 欢迎建议意见
◇ 用户帮助中心
◇ 首次回答采纳有奖
◇ 新手如何提问
◇ 奖惩公告
问题事件
关注
码龄
粉丝数
原力等级 --
被采纳
被点赞
采纳率
系统已结题
10月22日
关注
码龄
粉丝数
原力等级 --
被采纳
被点赞
采纳率
已采纳回答
10月14日
关注
码龄
粉丝数
原力等级 --
被采纳
被点赞
采纳率
创建了问题
10月14日
悬赏问题
¥15
如何抓这个函数的包wx.updateShareMenu
¥15
需要数据分析!时间紧!
¥15
关于免费论文查重系统的问题。
¥15
朋友们,这个sim函数是出了什么问题了呢
¥15
【MRT数据导入问题】MRT处理modis数据提示opening input header file怎么解决?
¥15
嵌入式系统综合设计题有会的教一下嘛?
¥15
yolov5转onnx验证出错
¥15
proteus仿真LCD不点亮
¥15
C语言红绿灯时间问题
¥15
matlab仿真实现定位算法