针对于下图中的逻辑门电路应该如何用Verilog表达呢因为不是做这个的,想请帮忙解答一下,写一下对应的Verilog逻辑
收起
当前问题酬金
¥ 0 (可追加 ¥500)
支付方式
扫码支付
支付金额 15 元
提供问题酬金的用户不参与问题酬金结算和分配
支付即为同意 《付费问题酬金结算规则》
assign out=~(~(B&Sel)&~(~Sel&A));
报告相同问题?