多路选择器,输入和控制信号都是正常的,为什么会出现未知态啊?
1条回答 默认 最新
关注
这确实很奇怪,你可以试一下将data1和data2换成其他数据,而不是0,来看一下结果是否还是最低位是x。
另外,你可以看一下我的这篇文章,比较详细的讲述了x产生的场合。
【Verilog基础:仿真时x信号的产生和x信号对于各运算符的特性 - CSDN App】http://t.csdnimg.cn/eHFxk解决 无用评论 打赏 举报 编辑记录
悬赏问题
- ¥15 如何入门学习c语言,单片机
- ¥15 idea 编辑语言的选择
- ¥15 Windows下部署Asmjit
- ¥15 请问双层规划模型的上下层目标函数不一致,是如何保证迭代收敛性的
- ¥15 微信小程序 前端页面内容搜索
- ¥15 cpu是如何判断当前指令已经执行完毕,然后去执行下条指令的
- ¥15 安装visual studio2022时visualstudiosetup启动不了,闪退。问题代号0x0和0x1389
- ¥30 java spring boot2.5.3版本websocket连不上
- ¥15 angular js调外部链接查看pdf
- ¥15 openFOAM DPMFoam