Verilog语言写的仿真测试程序,不知道是否一定需要硬件实现。
1条回答 默认 最新
- 有问必答小助手 2021-05-17 18:23关注
你好,我是有问必答小助手,非常抱歉,本次您提出的有问必答问题,目前超出我们的服务范围,暂时无法为您解答。
首次提问人员可免费体验一次有问必答服务。目前首次提问的问题服务范围为:编程语言、Java开发、python、数据库、前端开发 领域专业技术问题,为您提供问题的解决思路和指导。不提供源码代写、项目文档代写、论文代写、安装包资源发送或安装、软件使用指导等服务。
我们后续会持续优化,扩大我们的服务范围,为您带来更好地服务。解决 无用评论 打赏 举报
悬赏问题
- ¥15 我想在WPF的Model Code中获取ViewModel Code中的一个参数
- ¥15 arcgis处理土地利用道路 建筑 林地分类
- ¥20 使用visual studio 工具用C++语音,调用openslsx库读取excel文件的sheet问题
- ¥100 寻会做云闪付tn转h5支付链接的技术
- ¥15 DockerSwarm跨节点无法访问问题
- ¥15 使用dify通过OpenAI 的API keys添加OpenAI模型时报了“Connection Error”错误
- ¥40 想找个软件,但我不知道怎么找到它,我甚至不知道有没有
- ¥15 怎么把60秒的视频时长改成显示0秒?且视频内容没有任何变化的正常播放?目的是为了解决一些平台对视频时长的要求,最好有自动处理的工具!
- ¥15 累加器设初值为00H
- ¥15 webAPI接口返回值判断