白沐沐vccc 2022-09-30 19:31 采纳率: 98.2%
浏览 6

verilog中reg赋值报错

刚接触verilog语言,不知道为什么reg在always外赋值就会报错,而wire赋值就不报错,请问这是为什么,谢谢

img

img

  • 写回答

1条回答

      报告相同问题?

      相关推荐 更多相似问题

      问题事件

      • 创建了问题 9月30日

      悬赏问题

      • ¥15 ckeditor工具栏自定义样式
      • ¥15 silvaco 器件仿真的问题
      • ¥20 用c语言设计程序:给定一个从{a,b,c}到其自身的函数f={(a,a),(b,c),(c,b)},判断函数f是否有反函数?
      • ¥15 编写java程序查找回文字符串
      • ¥15 搭建openstack
      • ¥15 几何图形的绘制c++
      • ¥15 英文 软件没办法脱壳,有没有办法进行汉化
      • ¥30 大学数据结构课程,要求运用北京理工大学出版社版数据结构教科书知识设计一款软件并成功运行
      • ¥15 vscode连接linux云服务器时,显示Failed to parse remote port from server output
      • ¥15 请问这个问题怎么写呀