看题，俺要的是完整代码😵💫
题目如图，结课实验。报错课程了（当初以为是门水课来着）😭救命啊大拿们
有偿！有没有懂VHDL语言的大拿帮写下代码啊👀？
看题，俺要的是完整代码😵💫
题目如图，结课实验。报错课程了（当初以为是门水课来着）😭救命啊大拿们
- 写回答
- 好问题 0 提建议
- 追加酬金
- 关注问题
分享- 邀请回答
-
4条回答 默认 最新
- 2021-10-14 10:04回答 1 已采纳 1： 这是个 2 输入与非门，并且将 2 个输入 A,B 连在一起合并成 1 个输入，这个输入始终是 A = B 的，不会存在 A 不等于 B 现象，你画的红圈的逻辑是不存在的。2： NOT 为什么
- 2023-03-09 10:53回答 6 已采纳 该回答引用GPTᴼᴾᴱᴺᴬᴵ以下是基于 VHDL 语言实现八路彩灯的仿真代码： library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGI
- 2020-06-19 12:22回答 1 已采纳 IF(ENABLED = '1') THEN--初始化 FINISHED --ADD Y --SUB int_Y := int_A - int_B; if(int_Y = 0) the
- 2022-04-25 08:34苡荏的博客 硬件描述语言VHDL之顺序语句1. 顺序赋值语句1.1 变量赋值语句1.1.1 基本说明1.1.2 使用举例1.2 信号赋值语句1.2.1 简单说明1.2.2 使用举例1.3 常量赋值语句1.3.1 简单说明1.3.2 使用举例2. wait语句2.1 简单说明2.2 ...
- 2022-05-15 10:57回答 1 已采纳 entity h_adder is port(A : in std_logic ;B : out std_logic;SO : out std_logic;CO : out std_logic
- 2022-05-22 21:06回答 1 已采纳 不懂VHDL，盲猜是NXT写成NEXT导致错误：
- 2015-12-20 10:19回答 1 已采纳 http://baike.1688.com/doc/view-d26675506.html
- 2022-04-24 19:23苡荏的博客 硬件描述语言VHDL之并行语句基本介绍 -- process语句 process语句本身是并行执行语句 但是process语句内部的语句都是顺序执行语句
- 2023-04-11 11:20回答 2 已采纳 以下内容部分参考ChatGPT模型： 半减器的VHDL描述： library ieee; use ieee.std_logic_1164.all; entity half_subtractor i
- 2022-08-30 21:30回答 2 已采纳 在网上down的源码有些时候要自己来编译，用Quartus来编译VHDL的源码，当有package的时候，不能像在ISE中那样直接用work.packagename.all就可以把package包含进
- 2022-04-29 22:47回答 1 已采纳 testbench这样写 `timescale 1ns/1ns //设置时间单位和精度 module encoder83_tb; //定义测试模块 //端口声明 reg[7:0] d; w
- 2022-11-12 20:49dtge的博客 几个常见VHDL程序源码
- 2022-05-22 16:32回答 1 已采纳 不是没有东西，是有个逗号，表示和下一行的那个情况有相同的操作，2'b0x, 2'b0z: 执行的语句；是这个意思
- 2021-11-15 16:44Mount256的博客 基于VHDL语言的数字电子钟设计 【内容摘要】 数字电子钟是一种用数字显示秒、分、时的记时装置，该数字电子钟的功能和特点有：时钟源产生1Hz时钟脉冲，用以提供“秒”的计数；设计两个六十进制的计数器对“分”、...
- 2023-05-22 10:14拖延症懒癌患者的博客 VHDL硬件描述语言——wait 语句 wait 语句是等待语句，在进程（process）的顺序描述语句中用于控制进程状态的变化。wait 语句设定一定的条件，当进程执行到wait 语句时，进程就直接挂起，直到设定的条件满足时再继续...
- 2022-09-19 09:30dtge的博客 简要介绍了VHDL的文字规则、数据对象、数据类型和运算符
- 2023-02-10 16:33Vizio＜的博客 VHDL语言基础-时序逻辑电路-锁存器
- 2022-10-26 16:19Vizio＜的博客 VHDL语言基础-概述-什么是VHDL
- 2023-04-17 11:34泡泡糖呀的博客 目标：不求使用VHDL程序编程，至少能读懂别人写的VHDL程序知道实现了哪些功能，能做一些简单的修改。
- 没有解决我的问题, 去提问
问题事件
已结题
（查看结题原因） 12月18日-
修改了问题
12月14日
-
创建了问题
12月14日
悬赏问题
- ¥15 is not in the mmseg::model registry。报错，模型注册表找不到自定义模块。
- ¥15 安装quartus II18.1时弹出此error，怎么解决？
- ¥15 keil官网下载psn序列号在哪
- ¥15 想用adb命令做一个通话软件，播放录音
- ¥30 Pytorch深度学习服务器跑不通问题解决？
- ¥15 部分客户订单定位有误的问题
- ¥15 如何在maya程序中利用python编写领子和褶裥的模型的方法
- ¥15 Bug traq 数据包 大概什么价
- ¥15 在anaconda上pytorch和paddle paddle下载报错
- ¥25 自动填写QQ腾讯文档收集表