对PE部分的代码感到困惑,不清楚实际目的,因为是第一次研究相关代码,想请您帮忙解答一下
Gate—MVMs—PE—PE_c2t中大概40行左右出现了如下代码
always@(posedge clk or negedge rst)
if(!rst)
begin
pe_out = 0;
end
else if(!ena)
pe_out <= pe_out;
else if(in[15])
begin
pe_out[14:0] <= ~(in[14:0] + 15'b1111_1111_1111_111);//?想请问为什么要在in的最高位为1时进行这样的变换?
pe_out[15] <= in[15];
end
对于基于FPGA的LSTM加速器设计(MNIST数据集为例)的例程部分有些许疑问,想要请教
- 写回答
- 好问题 0 提建议
- 追加酬金
- 关注问题
- 邀请回答
-
2条回答 默认 最新
悬赏问题
- ¥15 如何实现H5在QQ平台上的二次分享卡片效果?
- ¥15 python爬取bilibili校园招聘网站
- ¥30 求解达问题(有红包)
- ¥15 请解包一个pak文件
- ¥15 不同系统编译兼容问题
- ¥100 三相直流充电模块对数字电源芯片在物理上它必须具备哪些功能和性能?
- ¥30 数字电源对DSP芯片的具体要求
- ¥20 antv g6 折线边如何变为钝角
- ¥30 如何在Matlab或Python中 设置饼图的高度
- ¥15 nginx中的CORS策略应该如何配置